操作系统08.pptVIP

* * 联想寄存器 联想寄存器 － 并行查找 地址转换 (A′, A′′) 如果A′在联想寄存器中，则取出帧号#。 否则，从内存的页表中取出帧号#。 页号# 帧号# * * 带TLB的分页硬件 * * 有效访问时间 联想寄存器的查找时间 = ?个时间单位。 假设内存内存一次存取需要1微秒。 命中率 － 特定页码在TLB中被找到的百分比。命中率和联想寄存器的数量有关。 设，命中率 = ? 有效访问时间(EAT) EAT = (1 + ?) ? + (2 + ?)(1 – ?) = 2 + ? – ? * * 内存保护 内存保护是通过与每个帧相关联的保护位(r/w)来实现的。 有效-无效位被加在页表的每一项上： 有效：指的是相关的页在进程的逻辑地址空间内，因此是合法的页。 无效：指的是相关的页不在进程的逻辑地址空间内。 * * 页表中的有效(v)-无效位(i) * * 页表结构 层次化分页 哈希页表 反向页表 * * 层次化分页 将逻辑地址空间划分成多个页表。 一种方法是使用两层分页算法。 * * 两级页表例子 一个逻辑地址（假设在32位机器上，每页大小4K）被分成： 20 bit的页号。 12 bit的页偏移。 由于页表被再分页，页号可进一步分为： 10 bit的页号。 10 bit的页偏移。 因此，逻辑地址如下所示： 其中，p1是用来访问外部页表的索引，p2是外部页表的页偏移。 页号 页内偏移 p1 p2 d 10 10 12 * * 一个两级页表方法 * * 地址转换机制 两级32位分页体系结构的地址转换 * * 哈希页表 处理超过32 bit地址空间的常用方法。 以虚拟页码作为哈希值。哈希页表的每个条目都包含一个链接组，它们哈希成同一位置。 虚拟页码与链表中的每个元素的第一个域相比较。如果匹配，那么相应的帧码就用来形成物理地址。 * * 哈希页表 * * 反向页表 对于每个真正的内存帧才有一个条目。 每个表项包含在真正内存位置的虚拟地址，以及拥有该页的进程的信息。 减低了存储每个页表所需要的内存空间，但引用页时它增加了查找页表所需的时间。 可以使用哈希表来限制查找一个或少数几个条目。 * * 反向页表 * * 共享页 共享代码 仅有一份只读（可重入）代码在多个进程之间共享。（例如，文本编辑器，编译器，窗口系统）。 共享代码必须出现在所有进程逻辑地址空间的相同位置。 私有代码和数据 每个进程都保留一份独立的代码和数据的拷贝。 私有代码和数据页可以出现在进程逻辑地址空间的任何位置。 * * 分页环境下的代码共享 * * 分段 内存管理机制支持用户观点的内存。 程序是一些段的集合。一个段是一个逻辑单位，如： 主程序 过程 函数 方法 对象 局部变量，全局变量 堆栈 符号表，数组 * * 用户对一个程序的看法 * * 分段的逻辑视图 1 3 2 4 1 4 2 3 用户空间 物理内存空间 * * 分段机制 逻辑地址包含两个部分： 段号, 偏移 段表 － 将二维的用户定义地址映射为一维物理地址，每个表项包含： 基址：包含该段在内存中的开始物理地址。 界限：指定该段的长度。 段表基址寄存器(STBR)指向段表在内存的位置。 段表长度寄存器(STLR)指定一个程序所使用的段的数量。 如果段号s STLR，则段号合法。 * * 分段硬件 * * 分段机制（续） 重定位。 动态 由段表实现 共享。 共享的段 同样的段号 分配。 首次适应/最佳适应 外部碎片 * * 分段机制（续） 保护。段表的每项加入： 有效位 = 0 ? 非法的段 读/写/执行权限 保护位同段相关联，代码共享发生在段这个级别。 因为段的长短不同，内存分配采用动态存储分配。 下图是一个分段的例子。 * * 分段的例子 * * 在一个分段内存系统中的分段共享 * * MULTICS段页式存储管理 MULTICS系统使用段页式存储管理方法解决外部碎片和过长的查找时间问题。 和纯的分段机制不同，段页式存储管理中的段表项存放的不是段的基址，而是这个段中页表的基址。 * * MULTICS地址转换机制 * * Intel 386段页式存储管理 如下图所示，Intel 386采用段页式存储管理方式，并且采用两级页表机制。 * * Intel 80386地址转换机制 * * 练习 P. 267 8.3, 8.9, 8.12 补1. 假设某个进程的逻辑地址空间有8页，每页大小1024字节，将它映射到有32帧的物理内存中，问： a. 逻辑地址最少有多少位（bit）？ b. 物理地址最少有多少位（bit）？ 第八章　内存管理 * * 内容 背景 交换 连续内存分配 分页 分段 带有分页的分段（段页式） * * 存储器的层