- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
第六章 数值系统的状态模型
概述 用VHDL语言进行数值系统设计时,必须事先知道系统规定的几种逻辑状态。一般情况下常用二态或三态逻辑系统,但随着大规模集成电路技术的发展,在数值系统设计时往往用到混合技术,将ECL、TTL、CMOS、MOS等不同器件连接起来。 由于器件逻辑电平不一致,二态或三态逻辑系统显然已经不够描述系统的所有状态。 6.1 二态数值系统 在对数字系统进行初级仿真时,一般采用二态数值系统,逻辑“1”(或者“真”)和逻辑“0”(或者“假)就是系统的两种状态,信号的状态只可能取二者之一。在VHDL语言中通常用BIT数据类型来描述这两种状态。 最简单的数值系统是一个信号源的系统,用二态数值系统就能很好地描述这样的系统。例如,由一个反相器构成的数值系统,当输入为“0”时,其输出为“1”;而当输入为“1”时,其输出为“0”。系统的输入和输出,在任何时候其值只能取此两种状态之一。 总线冲突电路实例 在某一条总线上,如果有多个信号源,以相同的强度值对它进行驱动时,就会产生总线竞争(或总线冲突),此时总线上的信号电平可能是一个不能具体确定的逻辑电平。这样的系统,如果要想用二态数值系统来描述就不行了,因为二态中的“0”和“1”都无法正确地描述其输出。 左图,数据总线D0由反向器U1和 “与”门U2所驱动,U1的输出为“0”,而U2的输出为“1”。这样D0数据线上到底是“1”还是“0”就很难确定了,也就是说出现了不确定的值“X”。这种状态是一种错误的状态,仅仅利用二态数值系统就不能表示信号的输出错误状态。 6.2 三态数值系统 为了避免在二态数值系统中所发生的问题,在二态数值系统的基础上增加了一个新的状态,这就是未知值状态。通常用字符“X”来表示。未知状态可以取值为“1”,也可以取值为“0”,但是当前到底取值是“1”还是“0”是不确定的。 TYPE threestate IS (‘X’, ‘0’, ‘1’); 三态数值系统(续) 在系统设计的仿真中,用“X”值可以表示信号的初始状态值,在系统启动时所有信号都被置为“X”值,此后这个值可以被电路元件的后继状态所改写。 在仿真时产生“X”值的一个原因是总线冲突(总线竞争),也就是前面所述的,有多种输出信号线连接在一起,且它们的逻辑值是相反的。此时,电路的输出值将为“X”。 通过信号强度确定输出状态 在第4章的例4-3中,介绍了一种判决函数表。在该表中定义了9种逻辑状态,其中: “0”(强逻辑低电平);“1”(强逻辑高电平);“L”(弱逻辑低电平);“H”(弱逻辑高电平)。 当两个强度相同,而逻辑不同的信号同时出现在一个输出端时,其输出端的值是不确定的。例如“0”和“1”及“L”和“H”同时出现在信号的输出端时,输出端的取值应为“X”。 如果不同强度的信号出现在输出端时,输出端的最终取值应由强信号逻辑状态确定。例如,当“1”和“L”出现在输出端时,输出端取值为“1”;当“0”和“H”出现在输出端时,输出端取值为“0”,其它情况依次类推。 由此可见,在系统或电路仿真时,给出信号强度的信息是非常重要的。 6.3 四态数值系统 在当前的计算机系统中常常要用到双向数据总线,数据总线驱动器的输出需要有一个特殊的状态,即高阻状态。这是无法用二态数值系统和三态数值系统进行正确描述的。利用这个高阻状态,可以使总线被多个设备所共享,并且可以方便地实现数据总线的双向操作。高阻状态通常用集电极开路门来实现,为表示这种状态,需要引入另一种状态,通常称为“Z”状态。这样就形成了四态数值系统,在VHDL语言中常用如下数据类型来描述这4种状态: TYPE fourstate IS (‘X’, ‘0’, ‘1’, ‘Z’); 四态数值系统(续) “Z”状态是三态驱动器的一种输出状态,与一般的门电路不同,它除了具有输入和输出端之外,还有一个允许端,如下图所示的en端。 当en端为“0”(低电平)时,无论输入端a的信号值是“0”还是“1”,其输出端b均呈现高阻状态;而当en端为“1”(高电平)时,输出端b的信号值就随输入端a的信号值变化而变化。当a=“1”时,b就为“0”;当a=“0”时,b就为“1”。 举例 高阻状态“Z”的引入,解决了多个信号源驱动一条信号线以及信号线的双向驱动等问题,下图是一个利用三态门实现总线的双向操作的实例。 通过en(允许端)的取值实现控制数据的双向传输。分析过程中利用信号强度比较来确定总线上数据状态。 总线状态值关系表 举例 随着MOS技术的发展,四态数值系统已经不能正确反映系统的实
文档评论(0)