微处理器73506.ppt

微处理器（2.1.1-2.1.2） 本章内容 8086微处理器的结构 8086微处理器的引脚功能 8086的两种组态形式 8086微处理器的总线时序 本节考核要点 关于8086微处理器结构 8086微处理器的结构特点，要求达到“识记”层次； 8086微处理器的寄存器，要求达到“识记”层次； 8086系统中的存储器分段与物理地址的形成，要求达到“领会”层次。 8086/8088结构指标 8086 8086/8088结构指标 问题 8086/8088系统中存储器寻址 内存中数据存放规则（x86微型计算机） 8086/8088系统中存储器寻址 物理地址 8086/8088系统中存储器寻址 8086/8088系统中存储器寻址 8086系统中，存储器被分为奇地址和偶地址两个存储体；存放字节时，低位字节存放在偶存储体中。 8086/8088功能结构 8086/8088功能结构 指令流水线 8086/8088寄存器 三组信息寄存器和一个标志寄存器，共14个 8086/8088寄存器 8086/8088寄存器 例：常用汇编指令 8086/8088寄存器 地址寄存器S 8086/8088寄存器 8086/8088寄存器 标志寄存器PWS（Program Status Word) 8086/8088寄存器 时钟周期、总线周期和指令周期 时钟周期、总线周期和指令周期 8086/8088引脚功能 8086/8088引脚功能 8086/8088引脚图 8086/8088引脚图 关于字的存储 8086/8088引脚图 8086/8088引脚图 8086与8088引脚区别 8086/8088两种工作模式——最大、最小 8086最小工作模式系统组态配置图 8086最大工作模式系统组态配置 数据锁存器74LS373 数据收发器74LS245 8088与74LS245相连 总线控制器8288 总线控制器8288与8086相连 总线控制器8288 总线控制器8288功能（略） All my happy memories is you! 8284A 地址总线（20根） READY RESET ALE BHE/ A19 ~A16 AD15~AD0 74LS373 *3 STB 地址 锁存储器 BHE DEN DT/R M/IO WR RD HOLD HLDA INTR INTA CLK 收发器 74LS245 OE 数据总线（16根） 控制总线 READY RESET 8086 MN/MX +5V A0 ~ A19 D0 ~ D15 CPU产生 T 1、时钟发生器8284A：为CPU及其外设提供CLK、复位信号 和就绪信号。 2、数据（总线）锁存器：锁存CPU提供的数据，直至被外 设取走；反之锁存外设输入数据，送入CPU。 问题： CPU输出的地址为什么需要锁存呢？ 因为在CPU一个基本的数据操作期间必须保证地 址信号一直有效。 74LS373真值表 74LS373引脚图 ALE AD0AD1AD2 AD3 AD4 AD5AD6 AD7 AD8AD9 AD15 AD16AD17AD18AD19 BHE 8086 DI0DI1DI2 DI3 DI4 DI5DI6DI7 OE DI0DI1 DI7 DO0DO1DO2 DO3 DO4 DO5DO6 DO7 G DO0DO1 DO7 G G OE 74LS373 20根地址线 数据 数据 74LS373 74LS373 3、数据（总线）收发器：数据双向传送、缓冲、总线驱 动。 74LS245真值表 7 4 L S 2 4 5 引 脚 图 8088 AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 A0 A0 A0 A0 A0 A0 A0 A0 OE DIR DEN DT/R B0 B0 B0 B0 B0 B0 B0 B0 74 LS 245 数据总线 状态译码器 控制电路 命令信号发生器 控制信号发生器 S2 S1 S0 CLK AEN CEN IOB MRDC MWTC AMWTC IORC AIOWC INTA IOWC DT/R DEN MCE/PDEN ALE 状态信号 控制输入 总线命令信号 总线控制信号 总线控制器8288内部结构图 MN/MX S0 S1 S2 S0 S1 S2 ALE DT/R DEN IOW MEMR IOR MEMW INTA 控制总线 CLK 8288 8088/8086 8284 总线控制器8288的输入与输出 * * 内部运算、寄存器和操作都以1