桥式拓扑结构功率mosfet驱动电路设计.docVIP

桥式拓扑结构功率MOSFET驱动电路设计 摘要：针对桥式拓扑功率MOSFET因栅极驱动信号振荡产生的桥臂直通问题，给出了计及各寄生参数的驱动电路等效模型，对栅极驱动信号振荡的机理进行了深入研究，分析了驱动电路各参数与振荡的关系，并以此为依据对驱动电路进行参数优化设计，给出了实验波形。理论分析和实验结果表明，改进后的驱动电路成功地解决了驱动信号的振荡问题，从而保证了功率MOSFET能够安全、可靠地运行。 关键词：振荡；驱动电路；桥式拓扑结构 引言 功率MOSFET以其开关速度快、驱动功率小和功耗低等优点在中小容量的变流器中得到了广泛的应用。当采用功率MOSFET桥式拓扑结构时，同一桥臂上的两个功率器件在转换过程中，栅极驱动信号会产生振荡，此时功率器件的损耗较大。当振荡幅值较高时，将使功率器件导通，从而造成功率开关管直通而损坏。目前常用的解决方法是在MOSFET关断时在栅极施加反压，以削弱振荡的影响，但反压电路却占用空间，同时增加了成本。本文在深入分析了MOSFET栅极振荡产生机理基础上，设计了硬件驱动电路。理论分析和实验结果表明，采用本文所提出的方法，只需增加较少的器件就能够最大程度地抑制振荡。 栅极驱动信号振荡的产生机理 由功率MOSFET的等效电路可知，3个极间均存在结电容，栅极输入端相当于一个容性网络，驱动电路存在着分布电感和驱动电阻，此时的桥式逆变电路如图1所示。以上管开通过程为例，当下管V2已经完全关断时，栅源极同电位。在上管开通过程中，设上管开通时间为ton，直流母线电压为E，由于开通过程时间很短，其漏源极电压迅速由直流母线电压下降到近似零，相当于在下管V2漏源极间突加一个电压E，形成很高的dv/dt。该dv/dt的数值与上管V1的开通速度有关，可近似认为 图1 半桥式拓扑的等效电路 此时虽然下管已经完全关断，但是该dv/dt因结电容Cgd2的存在而对栅源极状态产生影响。 该dv/dt产生的位移电流为 在下管V2栅极产生的电压为 对其进行拉氏反变换可得 式中： 由上式可知，当上管开通时会在下管栅极产生阻尼衰减振荡信号，如图2所示。同理，当上管关断、下管开通时，上管栅极也同样会产生振荡，只是相位与前者相反，其幅值可以表示为 由于振荡频率很高，使MOSFET处于高频开关状态，产生很大的开关损耗。更严重的是若振荡的幅值达到MOSFET的门槛电压，下管将开通，而上管正处于导通状态，此时将造成上下功率管的直通现象，造成MOSFET的损坏。以上现象可以通过调整驱动电路参数加以抑制。 图2 栅极振荡干扰实测波形 驱动电路的改进 减小分布电感 若取极限情况，驱动电路的分布电感为零，则驱动信号由式(3)简化为如下形式 对其进行拉氏反变换得 式中，S=Rg2Cgs2。 由上式可知此时振荡已经变为指数衰减形式，在t=0时为最大值 由上述分析可知，分布电感主要影响驱动信号振荡的暂态表现形式，若尽量减小分布电感，可使驱动信号由阻尼振荡变为指数衰减，即可消除MOSFET的高频开关损耗。同时亦可一定程度上降低振荡幅值。因此在设计电路时应该尽量使驱动芯片靠近MOSFET，并减小闭合回路所围的面积。如用导线连接应该使用双绞线或使用同轴电缆，以尽量减小分布电感。 开通和关断时间的配合与调整 由式(5)和式(8)可知，MOSFET的开通时间是影响驱动信号振荡幅值的主要因素，呈反比例关系。若适当增大器件的开通时间，即可在很大程度上减小振荡幅值，因此考虑在驱动芯片与MOSFET栅极间加设缓冲电路，即人为串接驱动电阻，在MOSFET栅源极间并联电容以延长栅极电容的充电时间，降低电压变化率。而MOSFET的关断时间与开通时间存在着一定的矛盾，若单纯增大开通时间，必然也增大了关断时间，而从减小死区时间角度，希望关断时间短一些，因此考虑调整MOSFET的开通和关断时间，在驱动电阻上反并联快恢复二极管，改变MOSFET开通和关断的时间常数，在开通时为减小dv/dt的应力，增加栅极的充电时间，而关断时间应短一些，以使用较短的死区时间减小输出波形的谐波含量，电路如图3所示。通过以上措施，可以实现在增大开通时间，减小电压变化率的同时，保证了较短的关断时间。 图3 改进后驱动电路 理论上，开通时间越长dv/dt应力越小，振荡产生的干扰效果就越不显著，但是由MOSFET开关损耗近似公式 可知，开通与关断时间越长，MOSFET的开关损耗越大，另外开通时间还受工作频率的限制。 缓冲电路参数通常的选取原则为 式中：f为MOSFET的工作频率。 由于MOSFET通常工作在几十kHz的开关状态，其充放电电流由栅源极电容和驱动电压决定，若驱动电阻选的很大，使得电路损耗过大，不利于