第四章_2012_.ppt

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
第四章_2012_,奥比岛星梦奇缘第四章,奇异人生第四章,亡国的阿基德第四章,奇迹暖暖第四章攻略,奇迹暖暖第四章,奇迹暖暖公主级第四章,theroom2攻略第四章,奇迹暖暖第四章公主,笑笑电竞之路第四章

2012.5 北京理工大学计算机学院 Cache 主存储器 磁盘存储器 一种三级存储系统 Cache 磁盘存储器 一种新的二级存储系统 存储系统的组织方式 4.4 Cache-主存-辅存三级层次 2012.5 北京理工大学计算机学院 存储系统的几种组织方式: 1、两个存储系统的组织方式:物理地址Cache存储系统;目前的大部分处理机均采用这种两级存储系统。 CPU 虚拟 地址 MMU Cache 主存 储器 物理 地址 数据或指令 物理地址 4.4 Cache-主存-辅存三级层次 2012.5 北京理工大学计算机学院 组相联映象方式的优点: 块的冲突概率比较低; 块的利用率大幅度提高; 块失效率明显降低。 组相联映象方式的缺点: 实现难度和造价要比直接映象方式高。 4.3 高速缓冲存储器(Cache) 2012.5 北京理工大学计算机学院 地址变换过程: 用主存地址的组号G按地址访问块表存储器。 把读出来的一组区号和块号与主存地址中的区号和块号进行相联比较,如果有相等的,表示Cache命中;如果没有相等的,表示Cache没有命中。 通常,Cache存储器的地址映像规则使用组相联或直接映像,而不采用全相联映像。否则,主存?Cache的地址映像表太大,查表速度太慢,硬件无法实现。 4.3 高速缓冲存储器(Cache) 2012.5 北京理工大学计算机学院 组内块号b 区号E 块内地址W 主存 地址 块表 E区号,组内块号B 相联比较 (Gb个块) 块内地址w 相等 Cache地址 组内块号B 相联比较 不等 组号G 组内块号b 组号g 4.3 高速缓冲存储器(Cache) 2012.5 北京理工大学计算机学院 4.3.3 替换算法的实现 Cache替换算法使用的时间: 发生块失效,且可以装入新调入块的几个Cache块都已经被装满时。 直接映象方式实际上不需要替换算法。 全相联映象方式的替换算法最复杂。 4.3 高速缓冲存储器(Cache) 2012.5 北京理工大学计算机学院 Cache替换算法要解决的问题: 1、记录每次访问Cache的块号; 2、管理好所记录的Cache块号,为找出被替换的块号提供方便; 3、根据记录和管理的结果,找出被替换的块号。 Cache替换算法的主要特点: 全部用硬件实现。 4.3 高速缓冲存储器(Cache) 2012.5 北京理工大学计算机学院 图 4.39 全相联映象LRU法经堆栈实现(需要有相联比较功能) 1. 堆栈法 4.3 高速缓冲存储器(Cache) 2012.5 北京理工大学计算机学院 2. 比较对法 比较对法的基本思路是让各个块成对组合,用一个触发器的状态来表示该比较对内两块访问的远近次序,再经门电路就可找到LRU块。例如有A、B、C3 块,互相之间可组合成AB、BA、AC、CA、BC、CB6 对,其中AB和BA、AC和CA、BC和CB是重复的,所以只需取AB、AC、BC 3 对。各对内块的访问顺序分别用“对触发器”TAB、TAC、TBC表示。TAB为“1”,表示A比B更近被访问过;TAB为“0”,表示B比A更近被访问过。TAC、TBC也类似定义。这样,当访问过的次序为A B C,即最近访问过的为A,最久未被访问过的为C,则这三个触发器状态分别必为TAB=1,TAC=1,TBC=1。 4.3 高速缓冲存储器(Cache) 2012.5 北京理工大学计算机学院 如果访问过的次序为B A C,C为最久未被访问过的块,则此时必有TAB=0, TAC=1, TBC=1。 因此以最久未被访问过的块C作为被替换掉的块的话,用布尔代数式必有 4.3 高速缓冲存储器(Cache) 2012.5 北京理工大学计算机学院 图 4.41 用比较对法实现LRU算法 4.3 高速缓冲存储器(Cache) 2012.5 北京理工大学计算机学院 现在来分析比较对法所用的硬件量。由于每块均可能作为LRU块,其信号需要用一个与门产生,所以有多少块,就得有多少个与门;每个与门接收与它有关的触发器来的输入,例如ALRU与门要有从TAB、TAC来的输入,BLRU要有从TAB、TBC来的输入,而与每块有关的对数为块数减去1,所以与门的扇入数是块数减去1。若p为块数,两两组合,比较对触发器的个数应为 ,即为p·(p-1)/2。表4.2给出了比较对法块数p的取值与门数、门的输入端数及比较对触发器数的关系。 4.3 高速缓冲存储器(Cache) 2012.5 北京理工大学计算机学院 表

文档评论(0)

ajgoaw + 关注
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档