实时数字信号处理第5章片上总线与DMA.ppt

实时数字信号处理 第5章 片上总线与DMA ADSP-BF561的总线体系 内核简图 内核到系统和L2存储器的端口 每个内核有3个端口连接到系统和L2存储器 16-bit内核MMR端口 16-bit外设访问总线（PAB）用该端口连接核外外设与内核A、B的系统MMR 允许两个内核同时对PAB访问请求 64-bit内核（L1存储器访问）P端口 提供了通过32-bit外部访问总线（EAB）到EBIU的接口 提供了通过64-bit内核L2总线到L2存储器的接口 流水线执行内核的存储器访问请求 32-bit内核D端口 DMA控制器通过这个端口读写L1存储器 有3个DMA控制器（DMA1、DMA2、IMDMA）通过该端口请求访问L1存储器，需要仲裁逻辑 内核DMA端口DCB总线仲裁 L2存储器端口 L2存储器有2个端口 连接2条内核总线（工作在CCLK） 64-bit内核L2总线 支持内核A或B对L2存储器的数据/指令的访问请求 L1/L2存储器系统内的IMDMA数据传输 32-bit系统L2总线 支持外设/外部存储器与L2存储器之间的DMA1和DMA2数据传输 L2存储器接口总线仲裁 L2存储器接口数据处理延时 系统总线 外设与外部访问总线（工作在SCLK） 16-bit外设访问总线（PAB总线） PAB仲裁 PAB性能 32-bit外部访问总线（内核A的EAB总线、内核B的EAB总线） 工作于SCLK，支持8-bit、16-bit、32-bit单字访问 EAB总线与DMA总线到EBIU的访问仲裁图 EBIU访问仲裁表 EBIU访问总线仲裁 DMA相关系统总线 DMA概述 3个独立的DMA控制器 DMA1，DMA2和IMDMA DMA1和DMA2每一个都有12个外设DMA通道和4个存储器DMA通道 连接到DMA1控制器上的外设支持多达32-bit数据传递 连接到DMA2控制器上的外设支持16-bit数据传递 IMDMA有4个存储器DMA通道 DMA控制器能够完成以下几种类型的数据传送 内部存储器（L1/L2）（IMDMA、MDMA1、MDMA2）之间 外部存储器（SDRAM，Flash存储器）和内部存储器（L1/L2）（MDMA1、MDMA2）之间 存储器和串行外设接口（SPI）、串口（SPORT）、UART、并行外设接口（PPI）之间 DMA相关系统总线 DMA相关总线（工作在SCLK） 3种类型的DMA总线连接到3个独立的DMA控制器 32/16-bit DMA访问总线（32-bit DAB1总线、16-bit DAB2总线）用于传输外设DMA数据 32-bit DMA内核总线（DCB1总线、DCB2总线、DCB3总线和DCB4总线）用于传输内核L1存储器DMA数据，以及L1和L2之间的DMA数据 32-bit DMA外部总线（DEB1总线、DEB2总线）用于传输外部存储器DMA数据 DMA总线连接与仲裁图 DAB、DCB、DEB性能 其它说明 IMDMA有2条32-bit DCB总线 DCB3连接到内核A DCB4连接到内核B 支持L1与L2之间的数据传输 工作在CCLK 外部端口总线（EPB总线） 提供了EBIU与外部存储器之间的连接 工作在SCLK 内部时钟 CLKIN、 PLL输出、CCLK、 SCLK 工作在CCLK的内核总线 如MMR总线、I总线、D0总线、D1总线、DMA总线 工作在CCLK/2的内核总线 ——内核L2总线与系统L2总线（Sys L2 总线） 所有系统总线与EBIU工作在SCLK SCLK低于或等于CCLK，不超过133 MHz 所有同步外设的时序均由SCLK产生 按可编程频率工作，降低功耗 DMA概述 3个独立的DMA控制器 DMA1，DMA2和IMDMA DMA1和DMA2每一个都有12个外设DMA通道和4个存储器DMA通道 连接到DMA1控制器上的外设支持多达32-bit数据传递 连接到DMA2控制器上的外设支持16-bit数据传递 IMDMA有4个存储器DMA通道 DMA控制器能够完成以下几种类型的数据传送 内部存储器（L1/L2）（IMDMA、MDMA1、MDMA2）之间 外部存储器（SDRAM，Flash存储器）和内部存储器（L1/L2）（MDMA1、MDMA2）之间 存储器和串行外设接口（SPI）、串口（SPORT）、UART、并行外设接口（PPI）之间 默认的通道设置 通道号也就是默认的通道优先级号，0代表最高优先级 可通过外设映射寄存器（DMAx_PERIPHERAL_MAP或MDMA_yy_PERIPHERAL_MAP）改变默认值 DMA传送分类 DMA传送 基于描述符的DMA传送 设置一套参数并保存在存储器中，用来发起DMA序列，这种传送允许链接多个DMA序列 DMA通道可