基于EP2C5T144C8高速多路数据采集系统.docVIP

基于EP2C5T144C8的高速多路数据采集系统 王剑 （长江大学计算机学院，荆州，434023） 摘要：针对传统工业测控领域里的主控制器的不足，提出一种基于FPGA芯片EP2C5T144C8的高速多路数据采集系统。该系统采集主频高，功耗低，全部控制逻辑由硬件完成，可同时采集处理扩展64通道数据。 关键词：FPGA 多路数据采集 VHDL 数据采集在测控领域里有广泛的应用 ,它已成为计算机测控系统的一个重要的环节 ,尤其在设备故障监测系统中 ,由于各种设备的结构复杂 ,运动形式多种多样 ,发生故障的可能部位很难确定 ,因此我们需要从设备的各个部位来提取大量的、连续的数据作为设备状态的信息 ,以此来分析、判断设备是否存在故障 ,这就需要高速、高性能的数据采集系统来保证采集到的数据的实时性 ；同时 ,我们需要对同一设备的不同位置的信号进行同步采集 ,并借助一些手段来提取特征 (例如绘制轴心轨迹图 )以判断设备的运行状态。传统的数据采集系统设计中 ,通常采用单片机或 DSP作为主控制器来控制 ADC、存储器及其他相关的外围电路来工作[1]。 但是这些传统的设计中都存在着一些不足,单片机的时钟频率较低且通过软件编程来实现数据采集 ,难以实现高速、高性能、多通道数据采集系统的要求 ；DSP虽然速度快 ,但是它更擅长处理复杂的数学运算 ,对于数采系统要求的简单高速的读写操作来说 ,是一种资源的浪费。而 FPGA(现场可编程门阵列 )在高速数据采集上具有更大的优点 ,FPGA体积小、功耗低、时钟频率高、内部延时小、全部控制逻辑由硬件完成 ,另外编程配置灵活、开发周期短、利用硬件描述语言来编程,可实现程序的并行执行、这将会大大提高系统的性能[2]。 1 系统工作原理 采集系统上电后，由静态存储器 EPC1将固化在其中的数字逻辑电路映射到 FPGA器件EP2C5T144C8中，从而使 FPGA器件EP2C5T144C8成为真正意义上的控制核心 。然后FPGA控制模拟选择开关进行通道选择，并控制 8位高速模数转换器 TLC549进行模拟电压的采集，将采集到的实时数据存储到外置RAM中，然后将实时数据读取出来，通过串口传送给上位机，数据也能通过数码管实时显示。图1是系统总体结构框图。 图1 系统总体结构 2 系统主要器件的选型 2.1. FPGA芯片的选型及依据 由于本系统采集通道数较多 ,实时性和同步性要求较高 ,要求提供的时钟频率高 ,内部延时小 ,因此系统选择 ?FPGA芯片EP2C5T144C8?40万系统门、8064个逻辑单元内嵌 18K位块 RAM,包含 4个时钟管理模块和 8个全局时钟网络 , 配置芯片(EPCS1) 有源晶振下载调试接口电源芯片：3.3V、1.2V AS、JTAG调试接口50 MHzA .D转换模块选用TLC549,它是采用IinCMOSTM技术并以开关电容逐次逼近原理工作的8位串行A／D7芯片，可与通用微处理器、控制器通过I／O CLOCK、CS、DATA OUT三条口线进行串行接口。TLC549具有4MHz的片内系统时钟和软、硬件控制电路，转换时间最长为17μs，允许的最高转换速率为40000次/s。总失调误差最大为±0．5LSB，典型功耗值为6 mW。TLC549采用差分参考电压高阻输入，抗干扰，可按比例量程校准转换范围，由于其VREF-接地时，(VREF+)-(VREF-)≥1 V，故可用于较小信号的采样，此外，该芯片还单电源3～6v的供电范围。总之，TLC549具有控制口线少，时序简单，转换速度快，功耗低，价格便宜等特点，适用于低功耗袖珍仪器上的A/D采样，也可将多个器件并联使用。 图2 AD控制流程 3 FPGA EP2C5T144C8的逻辑设计 根据以上的设计思想 ,整个 FPGA逻辑模块划分为 :时钟逻辑模块、采样控制模块、串行传输模块、通道选择模块、存储控制模块、结果实时显示模块。下面具体给出各模块的设计过程。 时钟单元。时钟单元是提供时序工作节拍和同步信号序列的发生器。本设计采用了50MHz的频率输出，以保证测控中同步脉冲的实时性。同时，选择基于时钟触发沿设计，可以保证时钟信号具有很好的延时及抖动控制，根据该芯片自身的特性可以选择自身时钟资源即可完成设计要求。 采样控制单元。该单元控制TLC549芯片的数据采样、保持、模数转换任务。同步采样脉冲到来时刻，根据片选信号CS的控制，芯片进行数据采样、保持、模数转换。 串行传输单元。该单元利用芯片提供的高速增强型串口与上位工控机进行数据传输。 通道选择单元。该单元是多路数据采集的通道仲裁者。并将寻址信号传送至存储单元处。 存储单元。该单元完成数据的暂存，管理等功能，采用“乒乓原理”进行大批量数据的写入，读出及管理功能。