2001年清华大学计算机原理考研试题.pdfVIP

2001 年清华大学计算机原理考研试题 试题内容： 一、（10 分）某RISC 处理机各类指令使用频率和理想CPI （指令和数据访问Cache 命中率 为100％时的CPI ）如下表所示。而实际测得的指令访问Cache 缺失率 （miss rate ）为5 ％， 数据访问的Cache 缺失率为10％，Cache 的缺失损失 （miss penalty ）为40 个时钟周期。 该机器在无Cache 缺失 （理想情况）时的CPI 是多少？（3 分） 该机器在无Cache 缺失 （理想情况）时的速度比有Cache 缺失时快多少倍？（7 分） 指令类型 使用频率 CPI ideal ALU 操作 43 ％ 1 Loads 21 ％ 2 Stores 12％ 2 Branches 24 ％ 2 二、（13 分）一台模型机共有7 条指令，主频25MHz，各指令的使用频率与CPI 如下表所 示。该模型机有8 位和 16 位两种指令字长，采用2-4 扩展操作码。8 位字长指令为寄存器 （R －R ）二地址类型，16 位字长指令为寄存器－存储器（R －M ）二地址变址寻址类型（-128= 变址范围=127 ）。 指令 （字长） 使用频度f CPI I1 （8 位） 35% 1 I2 （8 位） 25% 2 I3 （8 位） 20% 2 I4 （16 位） 10% 2 I5 （16 位） 5% 1 I6 （16 位） 3% 2 I7 （16 位） 2% 2 计算该机的MIPS 速率。（4 分） 计算操作码的平均码长。（3 分） 该机允许使用多少个可编址的通用寄存器，多少变址寄存器？（3 分） 设计该机的两种指令格式，标出各字段位数并给出操作编码。（3 分） 三、（12 分）假设在一个采用组织相联映像方式的Cache 中，主存有B0～B7 共8 块组成， Cache 有C0～C3 共4 块，组内块数为2 块。每块的大小为32 个字节，采用FIFO 块替换算 法。在一个程序执行过程中依次访问块地址流如下： B1 ，B4，B6 ，B3 ，B0，B4 ，B6 ，B2 ，B4，B5 写出主存地址的格式，并标出各字段的长度 （3 分） 写出Cache 地址的格式，并标出各字段的长度 （3 分） 画出主存与Cache 之间各个块的映像对应关系 （3 分） 列出程序执行过程中Cache 的块地址流分布情况。并计算Cache 的块命中率。（3 分） 四、（15 分）有4 个中断源D1 、D2、D3、D4，它们的中断优先级和中断屏蔽码见下表，表 中，“1”表示该中断源被屏蔽，“0 ”表示该中断源开放。假设从处理机响应中断源的中断服 务请求到运行中断服务程序中第一次开中断所用的时间为 1 微秒，其它中断服务时间为 10 微秒。 处理机在0 时刻开始响应中断请求，这时4 个中断源都已经申请中断服务，写出处理机开始 您所下载的资料来源于 考研资料下载中心 获取更多考研资料，请访问 响应各中断源的中断请求和处理机为各中断源完成中断服务的时刻。（7 分） 处理机在0 时刻开始响应中断请求，这时中断源D3 和D4 已经申请中断服务，在6 微秒时 中断源D1 和D2 同时申请中断服务，写出处理机开