dig第12讲.pptVIP

盛建伦 jlsheng@qtech.edu.cn 时序逻辑电路 6.5.1 基于MSI的时序逻辑电路的设计 原理： N进制计数循环过程中设法跳过N－M个状态。 原理： N进制计数循环过程中设法跳过N－M个状态。 原理：计数循环过程中置入某数，使之跳过N－M个状态。 2. N M 例：用两片74160接成一百进制计数器 异步计数器 1.异步二进制计数器 ② 异步二进制减法计数器 2、异步十进制加法计数器 器件实例：二－五－十进制异步计数器74LS290 异步时序逻辑电路的分析方法 各触发器的时钟不同时发生 异步时序逻辑电路的分析方法 时序逻辑电路 盛建伦 jlsheng@qtech.edu.cn J=1 原理： 在4位二进制异步加法计数器上修改而成， 要跳过 1010 ~ 1111 这六个状态 J=K=1 1 2 3 4 5 6 7 8 10 9 J=0 J=K=1 J=0 J=0 J=1 K=1 K=1 二进制输出 五进制输入 置0输入 置9输入 1 TTL电路 例： 驱动方程 状态方程 输出方程 时钟方程 例： 1 TTL电路 盛建伦 jlsheng@qtech.edu.cn Homework In Page182 - 186 6 - 13，14，15，16，17，20 Chapter 6 习题参考答案 6-2 驱动方程 输出方程 状态方程 状态转换图 6-14题应为：用同步十进制计数器74160构成五十七进制计数器 §2.5 TTL电路与CMOS电路的接口 TTL与CMOS接口 CMOS 与TTL接口 驱动门 负载门 VOH(min) ≥ VIH(min) VOL(max) ≤ VIL(max) IOL(max) ≥ m·IIL(max) IOH(max) ≥ n·IIH(max) 驱动门必须能为负载门提供合乎标准的高、低电平和足够大的驱动电流。必须同时满足： * * 状态方程： 驱动方程 6-3 输出方程 状态转换图： 000 001 010 100 101 110 111 /0 /0 /0 /0 /0 /0 /1 011 /0 六进制减法计数器，能自启动。 习题参考答案 设计一个多功能的1位加法器，有控制信号M、S2、S1、S0。 实验内容： 实验3 加法器设计 在S2、S1、S0的控制下能完成两个1位二进制数A、B的以下算术运算： A加B，A加1，A加B加低位来的进位，B加1，A加 ，A加0，A加A ，A加 加1。 在S2、S1、S0的控制下能完成两个1位二进制数A、B的以下逻辑运算：A+B，A·B， , ， ， ， ， 等。 当M=1，做算术运算: 当M=0，做逻辑运算: 用VHDL编程并仿真。 提示：先列功能表，求逻辑函数表达式。 数 字 逻 辑 Digital Logic 青岛理工大学 广义双语教学课程 课程网站 211.64.192.58 解： 用逻辑门设计一个逻辑电路：3个输入信号A、B、C，如果3个输入信号都为1或其中两个信号为0时，输出信号Z为1，其余情况Z为0 A B C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 1 1 0 1 0 0 1 Z 真值表 逻辑函数表达式 1、（20分） A 0 1 1 0 BC 00 01 0 1 0 1 1 0 11 10 不能化简，可变换成异或表达式 测验2参考答案 解： 用逻辑门设计一个逻辑电路：3个输入信号A、B、C，如果3个输入信号都为1或其中两个信号为0时，输出信号Z为1，其余情况Z为0 A B C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 1 1 0 1 0 0 1 Z 真值表（5分） 逻辑函数表达式（10分） =1 =1 A B C Z 1、（20分） 逻辑图（5分） 测验2参考答案 解： 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 1 1 1 0 0 0 0 0 0 1 1 0 0 1 1 0 1 0 1 0 0 真值表：（8分） 逻辑函数表达式： 2．（30分）试用输出低电平有效的3线-8线译码器和逻辑门设计一