04 以太网信号质量问题之收发器偏置电阻的处理-caoyuelin.pdfVIP

04 以太网信号质量问题之收发器偏置电阻的处理-caoyuelin.pdf

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
04 以太网信号质量问题之收发器偏置电阻的处理-caoyuelin

串行数据一致测试及调试系列之四 —— 以太网信号质量问题之收发器驱动偏置电阻的处理 深圳市共进电子有限公司 曹跃林 〔摘要〕本文主要讨论了以太网物理层收发器驱动偏置电阻处理对于网口信号质量的影响。 通过一个测试案例展开了对DAC驱动偏置机理的探讨,对后续加强对基准参考类元器件处理 的有一定的参考意义。 〔关键词〕:以太网 偏置电阻 〔略缩语〕 RDAC :DAC Bias Resistor. 一 前言 对于系统设计人员来说,模数混合电路中最困难的地方在于模拟部分的设计,其中最具 代表性的就是我们经常要面对的物理层收发器(PHY)及其收发回路和匹配网络的设计。即使 对于应用比较成熟的以太网物理层设计而言,DAC 驱动电流的基准偏置,差分信号线对的 走线,乃至于匹配电阻的位置,都有可能影响到其物理层的信号质量并通过接口技术指标测 试暴露出来。 二 以太网口信号质量测试分析 1 100Base-TX 接口测试环境及其设置 100Base-TX 接口测试原理 100Base-TX接口的测试采用业内比较通用的诱导发包的方法来引导DUT 发出扰码后的 IDLE 进行测试,更多细节请参考美国力科公司《Ethernet solution-QualiPHY》专项技术文档, 测试设备: 示波器 Lecroy WavePro 7300A 探头 SMA 夹具 Lecroy TF-ENET-B 电脑主机 ThinkPad R51 测试拓扑如图 1: 图 1 Ethernet 接口指标测试连接框图 2 测试中出现的问题 本次测试将主要验证产品上 4 个以太网 100Base-TX 接口的技术指标。对于其中比较直 观的 100Base-TX 物理层的眼图模板,《ANSI+X3_263-1995 》标准中有着明确的眼图模板定 义见图 2 。 图2 100Base-TX 眼图模板 关于 100Base-TX 接口技术指标的测试方法, 《IEEE Std 802.3-2000》标准中也有 详细的说明, 工程师按照诱导发包的测试方法进行了网口眼图的测试,测试过程中发现测 试网口出现了信号波形碰触模板的问题,波形见图 3 : 图3 以太网口测试眼图_FAIL 3 问题分析解决 从眼图初步分析来看,发送信号的幅度应该是满足要求的。但是可以明显的发现信号边 沿还是比较缓,而且从单个波形来看边沿有不单调的问题。方案的原厂是一家通讯业内专注 于 IP 宽带解决方案的国际型大公司,其以太网模块部分应该经过详细验证过。最大的可能 是二次开发过程中板级系统设计时的一些关键技术参数的配合问题。工程师在进行了信号幅 度以及上升下降时间等细节指标的测试之后证明了之前的判断,信号的幅度是满足要求的, 但信号的上升下降时间与其他的方案相比确实大了(此方案的信号上升下降时间在 4.3nS~4.6nS 区间,虽然满足标准中要求的 3~5nS 。但根据系统容差设计原则,芯片设计人 员通常会将 Slew Rate 调整在 4nS 左右,确保上下区间调整地最大容限。)。如何改进需要信 号的发送接收回路进行一个系统的分析了。通过对网口技术指标的量测分析,目前最主要的 问题在于信号的边沿比较缓,并且存在不单调的问题,最可能的原因是传输回路容性负载过 大以及驱动不足。可以从这两个方面入手解决。 1)信号差分线对及阻抗匹配,网口的差分走线的阻抗控制和耦合处理我司在Layout 这一 块的应该已经很成熟了,而且此款方案采用芯片内部匹配网络,没有外部匹配元件。所以暂 不进行这一块的分析。 2 )传输变压器,工程师将一款测试通过的产品的 Transformer 与当前单板的 Transformer 进行互换后测试结果一致,眼图测试依然不通过。(请注意这里并没有对变压器进行变比 以及差损,回损等技术指标的测试) 3 )收发器驱动偏置电阻,也就是我们经常会看到的RDAC,也有

文档评论(0)

ajgoaw + 关注
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档