03运算方法和运算器.ppt

南理工紫金学院 朱娴 第三章 运算方法与运算器 本章学习内容 基本的二进制加法器和ALU部件 定点加、减、乘、除运算(重点) 浮点加、减、乘、除运算（重点） 十进制数的运算与十进制加法器 逻辑运算与移位操作 §3.1 基本的二进制加法器和ALU部件 一、全加器 二、并行加法器及其进位链 1. 串行进位（行波进位） 串行进位加法器的速度受限于进位位ci的传递。提高速度有两种途径： ① 采用更高速的器件，减短ci的传递时延。 ② 改进进位链的结构，减少延迟级数。 2. 并行进位（先行进位） ci=aibi+(ai⊕bi)ci-1 ∴ci=gi+pici-1 例如：4位的并行进位加法器 3. 分组并行进位 ⑴ 组内并行、组间串行进位方式 以16位加法器为例，可分为四组，每组四位。 组内并行：每组内的进位位同时产生。即c1～c4同时产生，c5～c8同时产生，c9～c12同时产生，c13～c16同时产生。 组间串行：组间的进位位不同时产生。例如c5～c8迟于c1～c4产生。 ⑵ 组内并行、组间并行进位方式 第一组：c4=g4+p4g3+p4p3g2+p4p3p2g1 + p4p3p2p1c0 ∴c4=G1+P1c0 依次类推： 第二组： c8=G2+P2c4=G2+P2G1+P2P1c0 第三组： c12=G3+P3c8=G3+P3G2 +P3P2G1+P3P2P1c0 第四组： c16=G4+P4c12=G4+P4G3+P4P3G2+P4P3P2G1+ P4P3P2P1c0 三、 ALU部件及其举例 §3.2 定点补码加减运算及实现 一、补码加减的基本依据 [x]补＋[y]补 ＝ [x＋y]补 (mod M) [x]补－[y]补＝[x]补＋[-y]补＝[x－y]补 (mod M) 二、补码加减运算的基本规则 ① 参加运算的各个操作数均以补码表示，运算结果仍以补码表示。 ② 符号位与数值位一起参加运算。 ③ 若求和，则将两补码数直接相加，得到两数之和的补码；若求差，则将减数变补(由[y]补求[－y]补)，然后与被减数相加，得到两数之差的补码。 ④ 补码总是对确定的模而言，若运算结果超过模(有从符号位上产生的进位)，则将模自动丢掉。 例1：x=+1001，y=+0110，求x± y。 解：∵ [x]补=01001, [y]补=00110 ∴[x+y]补= [x]补+ [y]补= 01001+00110=01111 ∴ x+y=+1111 ∵[-y]补=11010 ∴[x-y]补= [x]补+ [-y]补= 01001+11010= 00011 ∴ x-y=+0011 例2：x=+0.1011，y=+0.0110，求x+y。 解：∵ [x]补=0.1011, [y]补=0.0110 ∴[x+y]补= [x]补+ [y]补=0.1011+ 0.0110=1.0001 ∴ x+y=-0.1111 例3：x=－1010，y=－1101，求x+y。 解：∵ [x]补=10110, [y]补=10011 ∴[x+y]补= [x]补+ [y]补=10110+10011= 1 01001 ∴ x+y=+1001 三、溢出判别与变形补码 设[x]补＝x0.x1x2…xn ，[y]补＝y0.y1y2…yn， [s]补=[x]补＋[y]补＝s0.s1s2…sn ; OVR为溢出判别信号，且当OVR＝1时，表示溢出。 三种判断溢出的方法： (1) 根据符号x0、y0及s0判别溢出 OVR＝ x0y0s0 ＋ x0y0s0 ＝(x0⊕s0)(y0⊕ s0) 即x0和y0均与s0不同时，产生溢出，且 x0= y0 =0时为正溢出； x0= y0 =1时为负溢出。 (2) 根据两数相加时产生的进位判别 设Cf为符号位上产生的进位，C1为最高数值位上产生的进位，则溢出的条件为： OVR＝CfC1＋CfC1＝Cf⊕C1 即若Cf≠C1 ，则产生溢出，且 Cf ＝ 0时，为正溢出; Cf ＝ 1时，为负溢出。 (3) 采用变形补码运算 变形补码的实质是双符号位补码。 即[x]变形补＝x0x0.x1x2…xn