02章典型微处理器.pptVIP

第2章 典型微处理器 8086的内部结构 8088的内部结构 8088的指令执行过程 存储器读总线周期 存储器写总线周期 表2-5 BHE和A0的意义 (P37) 8086的内部结构 存储器读[20002H]＝35H 00001H ? ? 00000H 00003H ? ? 00002H 00005H ? ? 00004H ? 512K×8（位） 512K×8（位） ? ? ? 高字节存储体 ? 低字节存储体 ? ? (奇地址存储体) (偶地址存储体) ? ? （A0=1） （A0=0） ? FFFFDH ? ? FFFFCH FFFFFH ? ? FFFFEH 图2-5 8086存储器的分体结构 内部暂存器 IP ES SS DS CS 输入/输出控制电路 外部总线 执行部分控制电路 1 2 3 4 5 6 ∑ ALU 标志寄存器 AH AL BH BL CH CL DH DL SP BP SI DI 通用寄存器 地址加法器 指令队列缓冲器 执行部件 （EU) 总线接口部件 （BIU) 16位 20位 16位 8位 返回 * * 第 2 章 典型微处理器 CPU引脚功能 8088/8086工作模式 微处理器内部结构 总线操作与时序 内部暂存器 IP ES SS DS CS 输入/输出控制电路 外部总线 执行部分控制电路 1 2 3 4 5 6 ∑ ALU 标志寄存器 AH AL BH BL CH CL DH DL SP BP SI DI 通用寄存器 地址加法器 指令队列缓冲器 执行部件 （EU) 总线接口部件 （BIU) 16位 20位 16位 8位 1 2 3 4 内部暂存器 IP ES SS DS CS 总线控制电路 外部总线 执行部分控制电路 ∑ ALU 标志寄存器 AH AL BH BL CH CL DH DL SP BP SI DI 通用 寄存器 地址加法器 指令队列 执行部件 （EU) 总线接口部件 （BIU) 16位 20位 8位 8位 返回 数据 寄存器 地址 寄存器 2.1 指令流水线 等待取指1 执行1 等待取指2 执行2 等待取指3 执行3 CPU 总线 忙 闲 忙 闲 忙 闲 传统微处理器指令执行过程 取指1 取指2 取指3 取指4 取指5 取指6 EU 总线 执行1 执行2 执行3 执行4 执行5 执行6 忙 忙 忙 忙 忙 忙 BIU 8086CPU的指令执行过程 1. 通用寄存器 累加器 AH AL BH BL CL DH DL CH SP SI DI BP 基址寄存器 计数寄存器 数据寄存器 堆栈指针寄存器 基址指针寄存器 源变址寄存器 目的变址寄存器 数据寄存器 地址指针和 变址寄存器 通用寄存器 AX：累加器，用于完成各类运算和传送、移位等操作； BX：基址寄存器，在间接寻址中用于存放基地址； CX：计数寄存器，用于在循环或串操作指令中存放计数值； DX：数据寄存器，在间接寻址的I/O指令中存放。 表2.1 通用寄存器的特定用法 (P31) 寄存器 操作 寄存器 操作 AX 字乘，字除，字I/O CL 变量移位，循环移位 AL 字节乘，字节除，字节I/O，查表转换，十进制运算 DX 字乘，字除，间接I/O AH 字节乘，字节除 SP 堆栈操作 BX 查表转换 SI 数据串操作指令 CX 数据串操作指令，循环指令 DI 数据串操作指令 2.标志寄存器(FLAG) 标志寄存器FLAG：用于反映指令执行结果或控制指令执行的形式。它是一个16位的寄存器，共有9个可用的标志位，其余7个位空闲不用。 由IP、BX、BP、SP、DI之一形成或根据指令的寻址方式来形成 由段寄存器CS、DS、ES、SS之一左移4位供给 图2.8 物理地址生成的过程 （P39) 1.物理地址生成 物理地址=段地址×10H＋偏移地址 ∶ ∶ ∶ ∶ 00000H 图 2 - 7 存储器分段示意图(P38) 逻辑段 1 起点 逻辑段 2 起点 逻辑段 3 起点 逻辑段 4 起点 FFFFFH 逻辑段 1 ≤ 64KB 逻辑段 2 ≤ 64KB 逻辑段 3 ≤ 64KB 逻辑段 4 ≤ 64KB 2.存储器分段 3.段寄存器