32位微机原理02.ppt

微机原理与接口技术－－基于IA-32处理器和32位汇编语言·第4版 第2章 处理器结构 第 2 章处理器结构 2.1 处理器功能结构 2.2 寄存器 2.3 存储器组织 2.4 汇编语言基础 2.5 数据寻址方式 2.1 处理器功能结构 从应用角度看到的处理器内部结构 2.1.1 处理器基本结构 算术逻辑单元 寄存器 指令处理单元 1. 算术逻辑单元ALU 计算机的运算器，负责处理器所能进行的各种运算，主要就是算术运算和逻辑运算 基本的 ALU 用加法器电路构成 操作的数据来自通用寄存器或主存 运算结果返回寄存器或主存 1. 算术逻辑单元ALU 累加器结构的处理器 一个操作数总是由被称为累加器（Accumulator）的寄存器提供， 另一个操作数通过暂存器来提供； 运算后，结果被返回到累加器。 标志（Flag）寄存器 反映运算结果的辅助信息 例如:有无进借位、是否为零、是否为负等 也称为程序状态字（PSW） 程序可以根据标志的状态决定下一步的走向 2. 寄存器（Register） 处理器内部需要高速存储单元，用于暂时存放程序执行过程中的代码和数据 处理器内部设计有多种寄存器，每种寄存器还可能有多个 从应用的角度可以分成两类： 透明寄存器 可编程（Programmable）寄存器 2. 寄存器（Register） 透明寄存器 对应用人员不可见、不能直接控制的寄存器 例如：保存指令代码的指令寄存器 可编程（Programmable）寄存器 具有引用名称、供编程使用 分为两类： 通用寄存器 专用寄存器 2. 寄存器（Register） 通用寄存器 数量较多、使用频度较高，具有多种用途， 例如可以存放 指令需要的操作数据， 地址以便在主存或 I/O 接口中指定操作数据的位置。 专用寄存器 只用于特定目的，例如 程序计数器 PC只用于记录将要执行指令的主存地址 标志寄存器保存指令执行的辅助信息 3. 指令处理单元 处理器的控制单元，控制指令的执行和信息的传输 指令执行的过程 取指：指令处理单元将指令从主存取出，并通过总线传输到处理器内部的指令寄存器 译码：指令处理单元通过指令译码电路获得该指令的功能 执行：指令处理单元的时序和控制逻辑按一定的时间顺序发出和接收相应信号，完成指令所要求的操作 2.1.2 8086的功能结构 Intel 8086， 2.1.2 8086的功能结构 1. 总线接口单元和执行单元 总线接口单元 指令队列、指令指针、段寄存器、地址加法器和总线控制逻辑 管理与系统总线的接口，负责对存储器和外设访问 执行单元 ALU、通用寄存器、标志寄存器和控制电路 负责指令译码、数据运算和指令执行 指令执行的两个主要阶段：取指和执行 取指：从主存取出指令代码进入指令队列 执行：译码指令、并发出有关控制信号实现指令功能 2. 指令预取（Prefetch） 8086处理器的指令读取，实际上是指令预取 8086处理器维护着长度为6个字节的指令队列 EU单元译码、执行指令，同时BIU单元读取后续指令 BIU和EU两个单元相互独立，可以并行操作 最简单的指令流水线技术 节省许多取指时间，提高了工作效率 程序转移将使预取指令作废，降低了效率 80386的功能结构 2.1.3 80386的功能结构 总线接口单元：为处理器提供同外部的接口 指令预取单元：先行读取指令 指令译码单元：从预取队列中取来指令，译码成微指令代码 执行单元：ALU、乘法器、除法器和移位器等 分段单元：逻辑地址变换成线性地址 分页单元：将线性地址变换成物理地址 2.1.4 Pentium的功能结构 Intel 486 开始，IA32处理器主要通过微结构的革新增强其性能，Pentium的功能结构图如下： 2.1.4 Pentium的功能结构 1. 超标量流水线：2条指令流水线（U，V） 2. 分离Cache：指令Cache和数据Cache 3. 动态分支预测：预测程序执行顺序 4. 其他 性能增强的浮点处理单元FPU 常用指令固化 改进复杂指令的微代码算法 节能特性 电源电压：3.3V 2.2 寄存器 寄存器就是暂时存放数据的地方 通过编写程序、由处理器执行指令控制 IA-32处理器基本执行环境： 8个32位通用寄存器 6个16位段寄存器 32位标志寄存器 32位指令指针 IA-32常用寄存器 2.2.1 通用寄存器 处理器最常使用的整数通用寄存器 可用于保存整数数据、地址等 8个32位通用寄存器 EAX，EBX，ECX，EDX，ESI，EDI，EBP，ESP 8个16位通用寄存器 AX，BX，CX，DX，SI，DI，BP，SP 8个8位通用寄存器 AH，AL，BH，BL，CH，CL，DH，DL 通用寄存器的名称 EAX：累加器(Accumulator) E