chap02 8086系列微机的体系结构.pptVIP

第二章 8086系统结构 2-1 8086CPU结构 2-2 8086存储器组织 2-3 堆栈的概念 2-4 8086系统配置 2-5 8086CPU基本时序 内容提要： 1．? 8086微处理器结构： CPU内部结构：总线接口部件BIU，执行部件EU； CPU寄存器结构：通用寄存器，段寄存器，标志寄存器，指令指针寄存器； CPU引脚及其功能：公用引脚，最小模式控制信号引脚，最大模式控制信号引脚。 2．? 8086微机系统存储器结构： 存储器地址空间与数据存储格式； 存储器组成； 存储器分段。 3．? 8086微机系统I/O结构 4．? 8086最小/最大模式系统总线的形成 5．? 8086CPU时序 6．? 最小模式系统中8086CPU的读/写总线周期 学习要求 学习目标 : 1．掌握CPU寄存器结构、作用、CPU引脚功能、存储器分段与物理地址形成、最小/最大模式的概念和系统组建、系统总线形成； 2．理解存储器读/写时序； 3．了解微处理器的发展。 难点： 1．引脚功能，最小/最大模式系统形成； 2．存储器读/写时序。 2-1 8086CPU 结构 编程结构即是从程序员和使用角度来看的结构。 编程结构从功能上分为两部分：总线接口部分，执行部分。 两部分各自执行自己的功能并行工作，这种工作方式与传统的 计算机在执行指令时的串行工作相比极大的提高了工作效率。 计算机执行程序时，CPU的工作顺序是： 取指令 执行指令 再取指令 再执行指令．．． 　８０８６ＣＰＵ工作顺序是：取指令，执行指令同时进行。并行工作。 2-1-1 8086CPU的编程结构 8086编程结构 一.指令执行部件 组成：由算术逻辑运算单元ALU、标志寄存器FR、通用寄存器组和EU控制器等。 功能：主要是执行命令。一般情况下指令顺序执行，EU可不断地从BIU指令队列缓冲器中取得执行的指令，连续执行指令，而省去了访问存储器取指令所需的时间。如果指令执行过程中需要访问存储器存取数据时，只需将要访问的地址送给BIU，等待操作数到来后再继续执行。遇到转移类指令时则将指令队列中的后续指令作废，等待BIU重新从存储器中取出新的指令代码进入指令队列缓冲器后，EU才能继续执行指令。这种情况下，EU和BIU的并行操作回受到一定的影响，但只要转移类指令出现的频率不是很高，两者的并行操作仍然能取得较好的效果。 算术逻辑运算部件ALU：可完成16位或8位二进制数的运算，运算结果一方面通过内部总线送到通用寄存器组或BIU的内部寄存器中以等待写到存储器；另一方面影响状态标志寄存器FR的状态标志位。16位暂存器用于暂时存放参加运算的操作数。 EU控制器：负责从BIU的指令队列缓冲器中取指令、分析指令（即对指令译码），然后根据译码结果向EU内部各部件发出控制命令以完成指令的功能。 二. 总线接口部件BIU 组成：主要有地址加法器、专用寄存器组、指令队列缓冲器及总线控制电路等 功能：负责完成CPU与存储器或I/O设备之间的数据传送。 BIU中地址加法器将来自于段寄存器的16位地址段首地址左移4位后与来自于IP寄存器或EU提供的16位偏移地址相加（通常将“段首地址：偏移地址”称为逻辑地址），形成一个20位的实际地址（又称为物理地址），以对1MB的存储空间进行寻址。 具体讲：当CPU执行指令时，BIU根据指令的寻址方式通过地址加法器形成指令在存储器中的物理地址，然后访问该物理地址所对应的存储单元，从中取出指令代码送到指令队列缓冲器中等待执行。指令队列一共6个字节（8088的指令队列为4个字节），一旦指令队列中空出2个（8086中）或一个（8088中）字节，BIU将自动进入读指令操作以填满指令队列；遇到转移类指令时，BIU将指令队列中的已有指令作废，重新从新的目标地址中取指令送到指令队列中；当EU需要读写数据时，BIU将根据EU送来的操作数地址形成操作数的物理地址，从中读取操作数或者将指令的执行结果传送到该物理地址所指定的内存单元或外设端口中。 MOV DS, AX 2-1-2 寄存器结构 一、数据寄存 数据寄存器隐含使用 二、段寄存器组 段寄存器的使用规定 三、控制寄存器 FLAG寄存器 PWS中标志位的符号表示 1、状态标志寄存器 ①．CF：Carry Flags，表示指令执行后的结果在最高位上产生一个进位或借位信号，主要用于多字节数的加、减法运算等。CF=1 ，加法时，最高位（D7 或D15 ）产生进位或减法时最高位产生借位；CF=0，无进位 或 无借位。 ②．PF： Parity Fla