chap1(tms320c62xxc67xx结构概述).pptVIP

* 均可放异步器件，CE1不能放同步器件 存储器设计的系统要求：大小：4/8/16MB 类型：ROM/RAM（同步与异步的差别） 位宽:8/16/32位 * CPU搬运数据耗时非常大，解决方法：通过设置，用DMA * 最右边的一列是芯片内的外设 * **重点 1、2、3、4 C6000的DSP 取指包可以划分出多少个执行包? 1~8个EP 1个FP含8条指令，每条指令有32条数据总线 8*32=256条DB 一个FP内的指令分为：完全并行 完全串行 部分并行 一个EP内的所有指令都为并行 功能单元各不相同 * C6201/C6202/C6701有两种映射方式：map0和map1 map1：片内程序存储器位于0地址 map0：片外存储器位于0地址 C6211仅有一种映射方式 映射方式通过 管脚设置： C6201/ C6701 ：BOOT MODE[4:0] C6202：扩展数据总线XD[4:0] * C6201/C6202/C6701存储器映射 * C6211存储器映射 * C6201/C6202/C6701存储器映射(map0) * 问题 C6201芯片共多少个片外存储空间？ 4个： C6201芯片的片外存储空间的大小？ 52M, CE0 16 M；CE1 4M； CE2+CE3=32M MAP0模式下SDRAM是否可以接入C6201芯片的片外存储空间CE2中？ 可以。不能接入CE1中 * 思考 如果要在放置一个存储程序的芯片PROM （2M 同步器件），一个存储数据的SDRAM （16M 异步器件），这两个芯片要求在不同的存储空间中，对于C6201芯片，采用MAP0存储映射方式，应该将这两个芯片分别放在什么地址空间里？ * 提要 1 3 2 4 C62xx /C67xx CPU结构介绍 指令集概述 C6201 CPU内部数据总线 C62xx存储器映射 5 6 C62xx外设及系统方框图 开发工具简介 * C62xx/ C67xx外设 EMIF:访问4M/16M/32M块，EPROM、SRAM、SDRAM、SBSRAM。 DMA：4个通道，后台操作。 BOOT：管脚设置引导方式，DMA完成，对片外存储器4M空间引导。 SP：高速同步串行通信，T1/E1/MVIP接口 HPIF：16bit访问片内数据RAM Timer/Pwr Down：定时器，功耗模式。 * C62xx/ C67xx系统方框图 * 提要 1 3 2 4 C62xx /C67xx CPU结构介绍 指令集概述 C6201 CPU内部数据总线 C62xx存储器映射 5 6 C62xx外设及系统方框图 开发工具简介 * C62xx/C67xx编程 工具 效率 编程工作量 * 软件工具流程 * 本章总结 C62xx/C67xx的基本结构： C62xx/C67xx CPU C62xx/C67xx存储器映射 外设 指令集 开发工具 * 本课程主要讲的是数字信号处理器 * 定点DSP：处理整数类型的运算 浮点DSP：处理小数类型的运算 计算机计算中，右移相当于除2 * PS：每秒 I：指令 M：兆 FLO：浮点 * CPU基本没有除法器 除法用减法和逾越来实现 乘法用加法和逾越来实现 Byte字节 相当于8位 Half word半字 16位 Word字 16位 * Emulation 仿真 Interrupts 中断 DSP内部结构有2组数据通路（A组、B组） 8个功能单元(L1,L2,M1,M2,S1,S2,D1,D2) 32个通用寄存器（A0~A15 B0~B15） 控制寄存器指外设 * SRC：源操作数 DSC：目的操作数 2X与1X：源数据的交叉 D1与D2：地址产生上的交叉 * C语言用到条件：IF语句 [寄存器的名字A1，A2，B0~B2]：代表条件寄存器 * 功能单元的好坏直接影响CPU的性能 * M功能单元不能做加法和减法运算 功能单元的特殊性：.M和.S * 汇编语言基本上是递减循环 C语言一般是递加循环 * [！A2] ：实现的是当A2=0时跳转 * 有些版本中要写成MVKLH * 此页关于67的不做学习要求 逻辑运算：与、或、非、异或、同或、移位、比较大小 * 取指令所需的总线：程序数据总线（特殊），256位 数据A的总线 数据B的总线 DMA传输的总线 * 8级流水：32x8：32根线，乘以8（每次读取8条指令）256条程序数据 * 上三角代表高电压 * Reservered是保留空间，不能被使用。 CE0~CE3是片外存储空间 * 32位16兆EPROM可接到C