.现代微机结构_微机总线.ppt

* * 第三节 总线仲裁技术 应用于多机系统中, 对系统总线 — 共享资源的分时使用。 总线仲裁的最初形式: CPU与DMAC之间 一、总线仲裁的方式 1、链式仲裁 (一) 集中仲裁方式 总线控制逻辑集中在某一控制部件中。 每一个连接在总线上的设备有相应的逻辑, 能够产生请求信号, 在获准使用总线的情况下能够接收允许信号。 多个设备的请求和允许信号串行发送和接收。 原理如下图所示: 总线 系统控制逻辑 主控设备 1 主控设备 2 主控设备 n 请求 请求 请求 允许 允许 允许 仲裁过程: (1) “请求”信号逐级传递, 直到系统控制逻辑; (2) “允许”信号逐级传递, 直到提出请求的设备; (3) 未提出请求的设备将“允许”信号传递到下一级, 提出“请求”的设备不再将“允许”信号后传; (4) 提出请求并收到“允许”信号的设备占有总线。 链式仲裁机制: 优点: 线路简单; 速度慢; 先请求者优先, 并占有总线; 多个设备同时请求时, 逻辑上越靠近总线系统控制逻辑的设备, 优先级越高, 并占有总线。 缺点: 对电路故障很敏感; 优先级固定, 低优先级设备可能较长时间不能占有总线(如高优先级设备频繁请求)。 应用场合: 小系统 2、改进的链式仲裁 请求信号不再串行传递, 允许信号仍然串行。 增加反映总线当前状态的信号线—“总线忙”。 原理如下图所示: 总线 系统控制逻辑 主控设备 1 主控设备 2 主控设备 n 请求 总线“忙” 允许 允许 允许 仲裁线路过程： (2) 任何设备的“请求” 直接送到系统控制逻辑; (3) “允许”信号逐级传递, 直到提出请求的设备; (4) 未提出请求的设备传递“允许”信号到下一级, 提出“请求”的设备不再将“允许”信号后传。 (5) 提出请求并收到“允许”信号的设备占有总线; 并置“总线忙”有效。 (1) 设备提出“请求”的前提是“总线忙”无效。 (也可采用系统控制逻辑发出“允许”信号的前提是“总线忙”无效。) 优缺点: 与链式仲裁相似。 3、计数查询方式 基本原理: 为每一个主设备分配一个地址号, 一个主设备接口中具有一个地址号识别电路。 系统控制逻辑中设置一计数器, 一旦收到请求信号, 该计数器开始计数, 直到计数值等于提出请求的设备的设备号为止。 原理如下图所示: 主设备分配有一地址号, 比如m1、m2、 mn 系统控制逻辑收到请求且总线“忙”无效, 计数器开始计数; 计数器将每一计数值通过设备地址线送往各设备, 设备将该计数值与自身的设备号进行比较; 主控设备 1 主控设备 2 主控设备 n 请求 系统控制逻辑 计数器 ....... 设备地址线 总线“忙” 直到某一次的计数值与提出请求的设备的设备号相等, 该设备置总线“忙”有效, 计数器停止计数, 该设备占有总线。 优先级的确定： (1) 如果计数器从“0”开始作加“1”计数, (2) 如果计数器从最大值开始作减“1”计数, (3) 计数器从上一次中断值开始计数, 则设备号越小, 优先级越高; 则设备号越大, 优先级越高; 则为动态优先级。 还可以设置其他不同的计数方式，可很容易改变设备优先级 4、并行仲裁方式(独立请求方式) 请求与允许信号相互独立。 原理如下图所示： “请求”信号与“允许”信号直接送到总线系统控制逻辑, 无需逐级传递, 速度快。 总线 系统控制逻辑 主设备1 主设备2 主设备n 请求1 总线“忙” 允许1 请求2 允许2 ... .... 请求n 允许n 如何决定优先级: (1) 系统控制逻辑内置的优先权算法; (2) 系统控制逻辑内置硬件优先权排队电路。 ? 一种硬件优先权排队电路的实现方法 ? 编码器简介(以8:3编码器为例) 8:3 编 码 器 I1 I2 I3 I4 I5 I6 I7 I0 O1 O2 O0 I7 I6 I5 I4 I3 I2 I1 I0 O2 O1 O0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 1 0 0 0 0 1 1 0 0 0 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 0 1 0 1 0 0 0 0 0 0 1 1 0 1 0 0 0 0 0 0 0 1