可编程器件第1章数字系统设计与EDA技术.pptVIP

* EDA设计流程 * 设计流程 可编程逻辑器件的设计是指利用EDA开发软件和编程工具对器件进行开发的过程。 高密度复杂可编程逻辑器件的设计流程包括设计准备， 设计输入， 功能仿真， 设计处理， 时序仿真和器件编程及测试等七个步骤。 * 1、设计准备 在系统设计之前， 首先要进行方案论证、 系统设计和器件选择等准备工作。 设计人员根据任务要求， 如系统的功能和复杂度， 对工作速度和器件本身的资源、 成本及连线的可布性等方面进行权衡， 选择合适的设计方案和合适的器件类型。 一般采用自上而下的设计方法， 也可采用传统的自下而上的设计方法。 * EDA阶段的特征 设计自动化 工具集成化 操作智能化 执行并行化 采用统一的数据库，使得一个软件工具的执行结果马上可被另一个软件工具所使用，所谓“并发工程(Concurrent Engineering)” 成果规范化 均采用HDL语言描述设计 * EDA技术的发展历程 * EDA的设计语言 HDL 一种用形式化方法来描述数字电路和设计数字系统的语言 优点 可以获得高抽象级的描述，底层设计可以自动生成 可以在前期完成功能验证 利于理解，调试 IEEE标准HDL Verilog HDL 80’s，Cadence 95年，IEEE VHDL ( Very High Speed IC HDL) 80’s，美国国防部 87年，IEEE * 硬件描述语言 EDA技术要求采用硬件描述语言来描述系统设计。 硬件描述语言(Hardware Description Language)：用于描述硬件电路的功能、信号连接关系和定时关系的语言 VHDL Verilog HDL ABEL-HDL C语言 VHDL和Verilog HDL被IEEE接纳为国际标准 * 硬件描述语言 VHDL VHDL(Very High Speed Integrated Circuit Hardware Description Language VHDL在1984年被IEEE确定为标准化的硬件描述语言。1994年IEEE对VHDL进行了修订增强了系统的描述能力，并公布了新版本的VHDL，即IEEE标准版本1046-1994版本。 VHDL语言涵盖面广，抽象描述能力强， 全方位的硬件描述语言，包括系统行为级、寄存器传输级和逻辑门级多个设计层次 VHDL语言的抽象描述能力极强，使它成为高层次设计的核心。 运用VHDL进行复杂电路设计时，往往采用自顶向下分层设计的方法。 * 硬件描述语言 VHDL建模 行为模型：功能 结构模型：模块连接模式 时序模型：激励/响应 描述方式 行为描述、数据流描述、结构描述 与工艺、方法无关 高层抽象，新工艺不用重新设计 IP重用 固核/硬核/软核(soft core) * 硬件描述语言 Verilog HDL 1995年IEEE为Verilog HDL制定了IEEE标准，即Verilog HDL 1364-1995 Verilog HDL是专门为ASIC设计而开发的，本身即符合ASIC设计，它在ASIC设计方面与VHDL抗衡。 Verilog HDL较为适合算法级(Algorithm)、寄存器传输级(RTL)、逻辑级(Logic)和门级(Gate)设计，而对于特大型的系统级设计，采用VHDL则更为合适。 采用Verilog HDL的最大的优点是它与工艺的无关性，这是利用了计算机强大功能并在EDA工具的帮助下，把逻辑验证与具体工艺库匹配，布线及时延计算分成不同的阶段来实现。 * 硬件描述语言 ABEL 由于ABEL是在早期的简单可编程逻辑器件(如GAL)的基础上发展而来的，因此进行较复杂的逻辑设计时，ABEL-HDL比VHDL、Verilog HDL等这些从集成电路发展而来的HDL要稍显逊色。 通过文件转换，ABEL-HDL程序可以被转换为VHDL等 * 硬件描述语言 C语言 硬件设计和软件设计使用不同语言的现象，给设计带来了不方便，延长了产品开发的周期 直接用C语言来描述硬件是未来的一个发展方向 C语言描述硬件主要有两个分支：System C和Spec C。System C适用于从系统设计到逻辑设计这一阶段；Spec C则适用于从对技术要求的把握到系统设计这一阶段。 * 硬件描述语言小结 VHDL还是Verilog HDL? 了解VHDL和Verilog HDL 硬件设计的抽象层次 可采用的方案：在系统级用VHDL语言，在算法级用C语言，在实现级用Verilog HDL * EDA开发环境 Altera公司：QUARTUS II/MAXPLUS II Xilinx公司：ISE Lattice公司：ispLEVER 第三方软件 Synplify等综合工具 ModelSim等仿真工具 Matlab设计与仿