第六章时序逻辑电路2.pptVIP

例3 用D 触发器设计状态变化满足下状态图的时序逻辑电路 1、列出原始状态表 原始状态表 f / 1 a / 0 g f / 1 g / 0 f f / 1 a / 0 e f / 1 e / 0 d d / 0 a / 0 c d / 0 c / 0 b b / 0 a / 0 a A=1 A=0 次态/输出（Sn+1/Y） 现态（Sn） f / 1 a / 0 g f / 1 g / 0 f f / 1 a / 0 e f / 1 e / 0 d d / 0 a / 0 c d / 0 c / 0 b b / 0 a / 0 a A=1 A=0 次态/输出（Sn+1/Y） 现态（Sn） 第一次化简状态表 f / 1 e / 0 f f / 1 a / 0 e f / 1 e / 0 d d / 0 a / 0 c d / 0 c / 0 b b / 0 a / 0 a A=1 A=0 次态/输出（Sn+1/Y） 现态（Sn） 2、状态表化简 011 / 1 000 / 0 100 011 / 1 100 / 0 011 011 / 0 000 / 0 010 011 / 0 010 / 0 001 001 / 0 000 / 0 000 A=1 A=0 次态/输出（Sn+1/Y） 现态（Sn） 已分配状态的状态表 2、状态编码 a=000;b=001;c=010 ;d=011;e=100 最后简化的状态表 d / 1 a / 0 e d / 1 e / 0 d d / 0 a / 0 c d / 0 c / 0 b b / 0 a / 0 a A=1 A=0 次态/输出（Sn+1/Y） 现态（Sn） * 图中看出，谐波次数越高，幅值分量越小，对原波形的贡献越小，所以在一定条件下可忽略高次谐波。 此处说明电压电流等为什麽用相量形式. 图中看出，谐波次数越高，幅值分量越小，对原波形的贡献越小，所以在一定条件下可忽略高次谐波。 此处说明电压电流等为什麽用相量形式. 等效电路由三个基本元件构成 放大电路存在电抗元件，如电容、电感。因此输入信号的频率不同，电路的输出响应也不同。 例1 分析如图所示异步电路 1. 写出电路方程式 ① 时钟方程 ②输出方程 ③激励方程 CP0=CLK ④求电路状态方程 CP1=Q0 二. 异步时序逻辑电路的分析举例 CP0 CP1 2. 列状态表 1 1 0 0 1 1 1 0 0 0 0 1 1 1 0 0 1 0 0 0 1 1 Q1n Q0n CP1 CP0 Q1n+1 Q0n+1 Z 此电路无输入信号;又增加CP0、CP1的状态 输出方程： Z= Q1 Q0 状态方程： 0 0 1 1 1 1 3. 画状态图 根据状态图画出时序图 （考虑了触发器的传输延迟时间） 4. 逻辑功能分析 该电路是一个异步二进制减计数器，Z信号的上升沿可触发借位操作。 例2 分析如图所示异步时序逻辑电路. 状态方程 时钟方程 解 (1) 列出各逻辑方程组 (2) 列出 状态表 1 1 0 1 0 0 0 1 0 1 1 0 1 0 0 1 0 0 0 0 1 1 1 1 0 1 0 1 0 0 0 0 0 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 1 1 0 0 0 1 0 1 0 0 0 1 1 0 0 0 0 1 0 0 0 0 0 1 cp0 cp1 cp2 （CP=0表示无时钟下降沿，CP=1表示有时钟下降沿） 此电路无输入量，亦无输出量 有效状态 无效状态 电路具有自启动能力 电路是一个异步五进制加计数电路。 (4) 逻辑功能分析 (3) 画出状态图 6.3 同步时序逻辑电路的设计 同步时序逻辑电路的设计是分析的逆过程,其任务： 给定电路逻辑功能，设计出能实现该逻辑功能的时序电路。 6.3.1 设计同步时序逻辑电路的一般步骤 (1)根据给定的逻辑功能建立原始状态图和原始状态表 (2)状态化简-----合并等价状态 ； 根据原始状态图建立原始状态表。 表示出电路的输入、输出变量，以及电路应当包括的状态、 状态之间的转换及转换条件 画出原始状态图—— 等价状态：输入相同的情况下?输出相同、次态也相同 S0 S1 S2 S3 0/0 1/1 1/0 0/0 0/0 1/1 1/0 0/0 输入X=0时 0/0 0/0 输入X=1时 1/1 1/1 S3,S2等价 S0 S1 S2 1/0 0/0 1/0 0/0 1/1 0/0 (5)状态编码（状态分配）； (4)选择触发器的类型