第八章并行接口及可编程接口芯片8255Ax.pptVIP

第八章 并行接口及可编程接口芯片8255A 8.1 并行接口概述 8.2 并行接口及可编程接口芯片8255A 8.3 可编程接口芯片8255A应用举例 8.1 并行接口概述 并行接口 在接口电路与外设之间实行多位数据同时传输。 并行数据的宽度可以根据实际需要确定，通常是一个字节宽。 8.1 并行接口概述 并行接口的任务 数据锁存与缓冲 是半导体电路，速度与CPU相当，不会影响总线周期。 缓存数据到新内容写入，将CPU与外设的动作时间隔开。 在电路上隔离CPU与外设。 控制功能 控制寄存器：暂存控制命令和参数。 控制电路：解释和执行命令。 状态寄存 将外设及接口电路内部当前的状态信息保存下来，以备CPU在确定工作进程时随时查用。 包括数据准备情况，设备空闲与否，数据是否有差错等有用的状态信息。 第八章 并行接口及可编程接口芯片8255A 8.1 并行接口概述 8.2 并行接口及可编程接口芯片8255A 8.3 可编程接口芯片8255A应用举例 8.2 可编程并行接口芯片8255A工作原理 1. 8255A的内部结构和引脚 2. 8255A的控制字 3. 8255A三种工作方式的功能说明 8.2.1 8255A的内部结构和引脚 8255A 为40引脚 双列直插式封装。 8255A由 数据端口A、B、C， A组和B组控制逻辑， 数据总线缓冲器， 读写控制逻辑， 等部分组成。 8.2.1 8255A的内部结构和引脚 8255A的内部结构 8.2.1 8255A的内部结构和引脚 数据端口：A口、B口和C口 个独立的8位并行输入/输出端口，各端口均具有数据的控制和锁存能力。可通过编程设置各端口的工作方式和数据传送方向(入/出/双向)。 通过外部的24根输入输出线与外设交换数据或进行通信联络。 对外的引线分别是PA7~PA0 、PB7~PB0 、PC7~PC0。 A口和B口：一个8位的输入口，或8位的输出口。 C口： 一个8位的输入/输出口， 两个4位的输入输出口 C口上半部分和C口下半部分。 配合A口和B口工作，分别用来产生A口和B口的输出控制信号和输入A口和B口的端口状态信号。 8.2.1 8255A的内部结构和引脚 A组和B组控制逻辑 A组 端口A和端口C的上半部分（PC7~PC4）， B组 端口B和端口C的下半部分（PC3~PC0）。 这两组控制逻辑内部有控制寄存器，用来接收CPU送来的命令字，向各有关端口发出相应的控制命令。 然后分别决定A组和B组的工作方式，或对端口C的每一位执行置位/复位等操作。 8.2.1 8255A的内部结构和引脚 数据总线缓冲器 一个8位三态双向缓冲器，作为8255A与系统总线的接口。 接收 CPU送来的数据或控制字， 外设传送给CPU的 数据或状态信息。 8.2.1 8255A的内部结构和引脚 读/写控制逻辑 根据CPU读、写等有关信号对8255A内部进行读、写控制，用于管理所有的数据、控制字和状态字的传送。 8.2.1 8255A的内部结构和引脚 读/写控制逻辑 对8255A进行控制的信号有： CS：片选信号，低电平有效。有效时，8255A被选中。 RD：读信号，低电平有效。该信号有效并且片选信号同时有效时，CPU可从8255A读取数据或状态信息。 WR：写信号，低电平有效。该信号有效并且片选信号同时有效时，CPU可向8255A写入数据或控制字。 RESET：复位信号，高电平有效。该信号有效时，将8255A控制字寄存器内容都清零，并将A口、B口、C口均置成输入状态。 A1、A0 ：端口选择信号。 在8255A内部有 3个数据端口和 一个控制字端口。 与总线的连接 8.2.1 8255A的内部结构和引脚 读/写控制逻辑（续） 由CS、A1、A0、RD、WR引脚的不同组合，实现各种不同的功能。 8.2.1 8255A的内部结构和引脚 8255A与系统的连接示意图 8.2 可编程并行接口芯片8255A工作原理 1. 8255A的内部结构和引脚 2. 8255A的控制字 3. 8255A三种工作方式的功能说明 8.2.2 8255A的控制字 两种控制字 方式选择控制字 用于定义各端口的工作方式。 置位/复位控制字 用于对C端口进行置位或复位操作。 对8255A进行编程时，这两种控制字都是写入控制字寄存器中。通过对控制字的最高位来进行区分， 方式选择控制字的D7位总是1， 置位/复位控制字的D7位总是0。 8.2.2 8255A的控制字 方式选择控制字 3个数据端口以不同的方式工作： 端口A可工作于3种方式中的任一种； 端口B只能工作于方式0和方式1； 端口C常被分成两个4位的端口，除了用作输入输出端口外，还能用来配合A口