LCD原理及设计注意事项.docVIP

LCD原理及Design注意事項 授課人：盧副處 Panel分類及工作原理 Panel分類 ：Conventional , SIP , LVDS , RSDS 2. TFT LCD MODULE: 3. Conventional panel：a) 15 TTL b) 15LVDS c) 17 LVDS SIP panel(可控制液晶的顯示方式)：a) 15SIP-RSDS b) 15 SIP-TTL c) 17 SIP-RSDS 備註：A)、Single pixel panel已經phase out現都用Double pixel panel B)、 把Conventional panel中的Timing controller移到main board即為SIP panel C）、RSDS LVDS與EMI本身有關的因素 , the different between RSDS LVDS is at頻率和電壓 (1)、TTL PANEL: 15 1024*768 @ 75Hz max pixel clock=79.8MHz(VESA Table),Scalar可programing輸出Double pixel date可使頻率度為79.8/2 ≒40MHz，使EMI容易通過，但其信號電壓較高，約3~5V，故EMI 較LVDS與RSDS PANEL稍微差一些。 備註:R.G.B有Odd.Even之分的原因; 以TTL 15”為例,分辨率為1024 * 768@75Hz;MAX PIXEL DCLK為79.8MHz,對於PANEL而言,此CLK頻率太高,為了降低頻率,採用隔點掃描的技術,將頻率降為39.9MHz,但對於640*480@60Hz,DLK僅有25MHz,如在分頻則降為12.5MHz Panel Minimum DCLK spec (30MHz),則無法顯示,為了解決這個問題,則使用補點的方式來實現 (此時Software 需設 DCLK為panel maximum DCLK value ). 但由於上面的解法,就出現當顯示本為最低顯示頻率640*480@70Hz,經過補點點頻超過其他Timing成為最高,因而當測試EMI時,此Timing為必測Timing,且用DOT Pattern 測試,因此畫面Data Frequency 最高, 最後用32灰階Check 看是否有亮線(因線太長,Drive 會不夠,Bead 會不良造成) (2)、LVDS(LOW Voltage Differential Signal) PANEL:由於Timing Control在panel一端，故依然屬於TTL結構； 由於17” panel 的DLK可達到135MHz,而大於60MHz時，EMI就已經很難過了，故縱使使用TTL類似的將頻率減辦也是沒有辦法完成的，故產生了LVDS. LVDS：low voltage differential signal把scalar輸出的信號為7位編碼成一位輸出，data的頻率度為原來的7 倍，使用等長絞線傳輸，可使高頻信號的EMI容易通過。  PANEL 首先R.G.B 各8bit 經過7bit編碼後成爲 這樣，若DLK=60MHz, 60MHz 60MHz*7=420MHz,因LVDS IC 本身可以達到500MHz~600MHz,所以沒有問題，且其電壓只有0.3V，故EMI沒有問題。 15”和17 LVDS panel差異： A)、17” LVDS ：SCALER 和 PANEL 分別均有兩顆LVDS IC. 1280*1024 @ 75Hz max pixel clock=135MHz B)、 15LVDS:只需要使用一顆LVDS IC. 對15max pixel clock為79.8MHz，可以programming scalar以single pixel 輸出給LVDS編碼後給panel，EMI也沒有問題。 (3)、RSDS(Reduce Swing Differential Signal) PANEL: 因TIMING CONTROL在主板上面，故屬於SIP PANEL。 DCLK DCLK DCLK DCLK PIN腳不變，且電子在CLK上下沿都會讀數據，所以CLK(頻率