第七章 半导体存储器和pld.ppt

概 述 从逻辑功能的特点来看，数字电路可分为通用型和专用型两种。前面介绍的都属于通用型。如门电路、计数器、寄存器等。 可编程逻辑器件，简称PLD（Programmable Logical Device)。它属于通用器件，但它的逻辑功能是由用户通过编程来设定的。PLD的集成度很高，足以满足一般数字系统的要求。 ⑤运算选通反馈结构： 3、结构控制字 GAL器件的各种功能配置是由结构控制字来控制的。用户可通过编程软件自动设置4个结构控制字，就可使OLMC定义成如下表所示的五种不同的功能组合。 4、PLD的编程 一般采用ABEL、CUPL、GALLABFM 或FM（Fast-Map）等。 ABEL、CUPL为高级开发软件，具有自动化简功能，在输入文件中可采用逻辑表达式、真值表和状态转换图三种逻辑描述方法，是编译型的通用软件，具有源文件格式简单、易学等特点。 2. PLD的主要类型： 1）PROM（可编程只读存储器）结构：固定连接的与门阵列和可编程连接的或门阵列。 2）PLA（可编程逻辑阵列）结构：组合和时序电路。 3）PAL（可编程阵列逻辑）结构：可编程的与门阵列和固定连接的或门阵列。 4）GAL（通用阵列逻辑） 结构：一个与门阵列、一个或门阵列以及一个输出逻辑宏单元。 FPGA、 PLD、 CPLD、 ISP 常用的GAL有两种：GAL16V8（20脚双列直插）和GAL20V8（ 24脚双列直插），以GAL16V8为例。 1、GAL的基本结构： GAL的电路结构与PAL类似，由可编程的与逻辑阵列、固定的或逻辑阵列和输出电路组成，只不过GAL的输出电路采用了可编程的OLMC，利用软硬件开发工具，对芯片编程写入后，可方便地实现组合、时序逻辑电路，且芯片设有加密位，为技术保密提供了方便。 GAL16V8的电路结构图如下： 可编程的与阵列 8个输入缓冲器2-9 8个反馈/输入缓冲器 8个三态输出缓冲器12-19 8个输出逻辑宏单元OLMC CLK输入 缓冲器 输出使能缓冲器 阵列中共有可编程单元2048个 2、输出逻辑宏单元（OLMC）结构 1个或门 1个异或门 1个D触发器 功能：将与阵列的乘积项进行逻辑或，然后送到异或门 A与极性控制信号XOR(n)异或。当XOR（n）=1时，异或门对A反；XOR（n）=0时，异或门输出为A。如XOR（16）=1，表示第16号引脚输出信号的极性是高有效。 存储异或门的输出信息。只要有一个OLMC设置成寄存器输出组态，则1号脚就是CP时钟信号。 2、输出逻辑宏单元（OLMC）结构 4个多路开关 结构控制字 结构控制字 产生对多路开关的地址控制信号 2、输出逻辑宏单元（OLMC）结构 乘积项选择器(2选1) 输出选择器(2选1) 三态选择器(4选1) 反馈选择器(4选1) 1为CP，11为OE 低有效 高有效 0 1 0 1 0 寄存器输出 1为CP，11为OE，该宏单元为组合输出，但至少有一个宏单元为寄存器输出 低有效 高有效 0 1 1 1 0 时序电路中的组合输出 同上，三态门由第一乘积项选通，反馈取自I/O口 低有效 高有效 0 1 1 1 1 反馈组合输出 1，11脚为数据输入端，组合输出，三态门选通 低有效 高有效 0 1 0 0 1 专用组合输出 1，11脚为数据输入端，输出三态门不通 — — 1 0 1 专用输入 备 注 输出极性 XOR(n) AC1(n) AC0 SYN 功 能 从表中可以看出，只要给器件写入不同的结构控制字，就能够得到不同类型的输出结构。这些结构完全可以取代PAL器件的所有输出结构形式。 5、GAL器件产品型号说明： GAL16V8 -15 Q R M ?功耗 1/4功耗 -15=15ns -35=35ns 塑料双列直插 D=陶瓷双列直插 M=军用(-55-+125) 0-+75 -40-+85 2、 三极管ROM和NMOS管ROM 有一种可编程序的 ROM ，在出厂时全部存储 “1”，用户可根据需要将某些单元改写为 “0”,但是，只能改写一次，称为 PROM。 字线 位线 熔断丝 若将熔丝烧断，该单元则变成“0”。显然，一旦烧断后不能再恢复。 二、可编程ROM（PROM） 三、可擦除可编程ROM（EPROM） 当浮栅上带有负电荷时，则衬底表面感应的是正电荷，这使得MOS管的开启电压变高，如果给控制栅加上同样的控制电压，MOS管仍处于截止状态。 SIMOS管利用浮栅是否累积有负电荷来存储二值数据。 存储单元采用N沟道叠栅管(SIMOS)。其结构如下： 写入数据前，浮栅不带电荷，要想使其带负电荷，需在漏、栅级上加足够高的