基于ATE的FPGA亚稳态的激发与验证.pdfVIP

2 文献标识码：A 文章编号：1671—4598I014)11—3647—03 中图分类号：TP391．76 基于ATE的FPGA亚稳态的激发与验证 孙 黎Ⅲ，张 涛1，王相阳1 100190) (1．中国科学院空间应用工程与技术中心，北京100094；2．中国科学院大学，北京 摘要：在FPGA电路设计中．信号间常发生跨时钟域的传输，亚稳态问题成为影响系统可靠性的关键因素；目前的测试方法不能满 足对亚稳态的测试，如何有效地激发亚稳态及验证亚稳态保护措施的有效性．成为FP(jA测试的关键问题；文章详细分析了FPGA中亚 稳态产生的根源，基于ATE测试系统，提出了一种有效的多时钟域的测试方法，通过设计输入信号间的时序偏差．激发亚稳态．并验 证电路相应的保护措施是否有效；在此基础上，设计了基于ATE的测试系统，调整时钟间隔．成功的激发出亚稳态，并验证了经过两 级同步后的电路有效地避免了亚稳态的传播。 关键词：自动测试设备；现场可编程门阵列；亚稳态；软件测试；多时钟域 ExcitationandValidationofMetastableBehaviorinFPGABasedonATE Sun Ta01， Lil～，ZhangWangXiangyan91 and Centerfor (1．TechnologyEngineeringSpaceUtilization，Be幻ing100094，China； ofChinese of loO】90，China) 2．University AcademySciences，Be巧ing oftentransmitacrossdifferentclockdomainslnFPGAclrcuit resultlnmetastablestatewhen Abstract：Slgnals design，whichmay asyn— chronoushavecritical combinations．MetastabIeissue5becomea factorin and Be— inputs timlng ky digitalsystemdesignreliabilityanalysIs． causeofnomethodscanmeelthetestofmetastable，howto stimuiatemetastableand the ofmetastabie effectively ve“fy vahdity protection measuresis a issueinFPGA Here．we themetastablebehavlorandtheirrelevanceto becomingkey testlng． analyzed digitalsystems，and a totest clockdomainsbasedonATEtest the ofthedeviationbetweenthe pr。posedway multlple sys【em．thr。ughdesign inputtimIngsignals stimulate to metastable．andwhetherthecircuit lsvalid。rnot．()nthjs theATEtest the