嵌入式SRAM编译器设计和IP验证.pdf

摘要 摘要 近年来随着半导体存储器技术的快速发展，静态随机存储器(SRAM)因其 速度快的特性被广泛应用于各种高速存取场合。SRAM只需长期提供电源，而无 需定期的刷新存储单元，是一种静止存取的内存。在现代处理器架构中，SRAM 作为高性能系统中不可或缺的一部分，通常作为多级缓存以弥补处理器与 DRAM存取时间的差距。随着嵌入式系统的逐渐发展，SRAM常作为电路的一 部分嵌入到SOC芯片中。 传统全定制SRAM设计周期较长，并且人员需求大、开发成本高。在ASIC 芯片设计中，存储器的容量根据用户应用的需求有很大的变化。如何正确快速地 设计SRAM和产生SRAMIP核己经成为一个难题。然而，SRAM编译器可满足 大多数容量可变的构架，是一种单元库设计与自动化程序结合的软件。预先建好 的模板和单元库可以简化编译器代码编写和降低生成伊核的复杂性。 本论文基于SRAM电路设计与仿真为SRAM编译器提供的准备文件，开发 IP核，容量范围为64B．512K的SRAM编译器。该编译 了一套自动产生SRAM 器根据仿真数据表、模板和予单元库生成Lib库、CDL和版图等p核。首先针