原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
自动综合 IC 设计流程教程
自动综合IC 设计流程教程
张建良 shandy98@mails.tsinghua.edu.cn
2005 年春季
一、自动综合流程概述
下图是一个比较完整的自动综合IC 设计流程：
系统功能定义
自动布局布线
算法选择、优化和
验证
寄生参数提取，导
否
出延时信息文件 Silicon Ensemble
NC Verilog/ 验证通过？ （sdf ） Virtuoso
modelsim
否
是
后仿真
结构级设计
时序符合？
否 前仿真
是
是
icfb
合并单元库版图，
功能正确？
导出gdsII
是
自动综合，导出 DRC/LVS验证
RTL 网表和延时信
息文件（sdf ）
Design
否
Compiler 验证通过？ 修正错误
RTL仿真
是
时序符合？ Assura/Diva/Dracula/
Tapeout
Calibre
文档评论（0）