Stratix II,Stratix II GX,和Arria GX 系列FPGA的DDR2 SDRAM接口.docxVIP

Stratix II，Stratix II GX，和Arria GX 系列FPGA的DDR2 SDRAM接口 Translated by 朱雨 2011年6月 1 引言 本应用指南提供关于Stratix II，Straitix II GX以及Arria GX系列FPGA与DDR2 SDRAM的接口信息。它包含了这些器件所支持模型的具体细节，给出了推荐的在这些器件中嵌入接口的流程。三个实例都提供了流程中关键部分的说明，包括： 实例化物理层芯片为DDR2 SDRAM芯片 在物理层芯片上添加约束 使用仿真进行功能型验证设计 使用QUARTUS II软件使用TimeQuest time analyzer 用时间窗分析 本应用指南中，两个设计实例是用在Straix II GX PCI-Express开发板上的，5片DDR2组成了72位的接口。其中一个设计实例使用了ALTMEMPHY强大的宏，另一个使用了legacy PHY。第三个设计实例介绍了如何在Stratix II器件中创建多个内存控制器。 DDR2 SDRAM第二代双倍速率SDRAM技术的产物，具备更低的功耗、更高的数据带宽、增强的信号完整性的特点以及拥有内建终结电阻技术。DDR2　SDRAM在个人电脑、嵌入式处理器系统、图像处理、海量存储、通信和网络应用领域里大大地提升了系统性能。 Straix II和Straix II GX支持DDR2的两种接口方式：带专用DQS移相电路与不带DQS移相电路的。另外，Straix II和Straix II GX系列提供了两种不同的数据通路或者说是物理层接口——the legacy integrated static data path and controller和the ALTMEMPHY。The legacy integrated static data path and controller支持DDR2的两种接口方式，带和不带DQS移相电路的。可是，使用ALTMEMPHY只使用于带专用DQS移相电路的。 表1列出了在Straix II和Straix II GX器件能支持到DDR2的最大接口频率。 表1 Straix II和Straix II GX器件中与DDR2的最大接口频率 Speed GradeFrequency（MHz）With Dedicated DQS CircuitryWithout Dedicated DQS CircuitryALTMEMPHYLegacy PHYLegacy PHYHalf-Rate ModeFull-Rate mode-3333267267200-4267233267167-5233200233167说明： （1）这里列举 的工作频率是FPGA能支持到的最大频率。你的设计实际能达到的频率取决于系统级设计因素以及所做的静态时序分析。 （2）参数同样适用于军品和商业级器件。 （3）参数同样适用于DDR2 内存芯片和内存条。 2 DDR2 SDRAM概览 DDR2第二代内存标准，采用每时钟周期传输2位数据的4n 预读取架构。存储器在读写操作中使用1位数据选通DQS选通一组数据DQ。数据选通和数据信号都是双向的。在读写操作中地址线共用。 尽管DDR2器件支持双向差分数据选通信号，Stratix II，Straitix II GX以及Arria GX系列FPGA不支持此功能。它们使用DQS单端信号进行数据选通。 DDR2支持突发长度为4和8的读写操作。每次读写传递4或8组数据。在地址线上发出读命令和数据线上出现有效数据之间的延迟时间被称为CAS（column address strobe）延迟期。DDR2 支持2，3，4，5的CAS延迟期。 DDR2使用SSTL_18电压标准，存储容量从256Mb到4Gb不等。512Mb容量以下的芯片有4个bank；1Gb以上容量的分为了8个bank。一次只能访问每个bank中的一行。ACTIVE命令用来开启一行，PRECHARGE命令用来关闭该行。 Altera的DDR2内存控制器在每个bank中都开启了一行。如果你的DDR2属于小容量4个bank的，内存控制器记录下每个bank打开的那4行；如果你使用的是带8个bank的双列DDR2内存条，内存控制器记录下16个打开的行。 DDR2使用延迟锁相环路DLL以CK和CK#交叉沿信号作为参考对齐DQ和DQS的边沿。在normal模式下DLL开启，在debug模式下关闭。在这个应用指南中默认DLL始终开启。 DDR2拥有可调的数据驱动能力，因此，为达到最佳性能Altera推荐使用最强的驱动能力。DDR2同时也支持内建终结电阻和输出驱动校准。内建终结电阻有