优秀毕业论文——基于CPLDFPGA的同步数字复接器建模与设计.docVIP

论文题目：基于CPLD/FPGA的同步数字复接器建模与设计 专业：电子信息工程 学生：解夏敏 签名： 指导教师：吴延海 签名: 摘要 随着EDA技术的快速发展，CPLD/FPGA已经广泛应用于电子设计与系统控制的各个方面。本课题利用CPLD/FPGA性能优越、使用方便的特点实现同步数字复接系统的功能。在同步复接的原理框图模型的基础上，采用超高速集成电路硬件描述语言（VHDL）完成了四路同步复接系统的设计。首先对四路同步复接器和分接器进行总体设计，将四路同步复接器分为五大模块，其中包括分频器模块、内码控制器模块、时序产生器模块、内码产生器模块、输出电路模块，将四路同步分接器分为三大模块，其中包括帧同步信号移位和时序信号恢复模块、分路器模块、串并变换电路模块。并在QuartusII集成开发环境对各个模块进行软件设计和功能仿真，然后将所有模块链接在一起完成复接器系统的设计，进行系统总体功能仿真，并将部分电路下载至FPGA芯片进行验证，获得正确的设计结果，达到了数字复接系统的设计要求。 【关键词】VHDL FPGA 复接器 分接器 【论文类型】应用型 Title：Synchronous Digital Multiplexer Modeling and Design Based on CPL