基于Verilog的数模转换器毕业设计论文.docxVIP

南 阳 理 工 学 院 本科生毕业设计（论文） 基于Verilog-HDL的数模转换器的设计 院 系：电子与电气工程学院 专 业：电子信息工程 姓 名：王 晓 宁 学 号：105090440022 指导老师：曹 原 摘要 随着计算机技术以及集成电路的迅速发展，对于芯片部分的数字部分和模拟部分接口电路的研究尤为重要。 电子设计自动化逐渐成为重要的设计手段，已经广泛应用于模拟与数字电路系统等许多领域。尤其是计算机在自动控制、自动检测以及其他许多领域中的广泛应用，使得对于数字部分与模拟部分的研究显得尤为重要。 本文主要研究了基于Verilog-HDL语言的D／A转换器的高层次行为模型。 目录 引言 1.1 研究的目的与意义 1.2 数模转换器研究现状 1.3 研究的内容 D/A转换器的基本设计原理 EDA技术及Verilog-HDL设计 3.1 EDA技术 3.2 Verilog-HDL语言 3.3 EDA技术的开发环境-Quartus II 设计实现 4.1 系统方框图和结构设计 4.2 各模块的Verilog-HDL源程序 4.3  1引言 在计算机技术的推