基于硬件描述语言VHDL的电子钟毕业设计论文.docVIP

独 创 声 明 本人郑重声明所呈交的毕业论文(设计)是本人在指导老师的指导下独立进行研究工作所取得的成果成果不存在知识产权争议尽我所知，除文中已经注明引用的内容外本论文不含任何其他个人或集体已经发表或撰写过的作品成果对本文的研究做出重要贡献的个人和集体均已在文中以明确方式标明作者签名:二年 月 日二年 月 日 设计题目 基于硬件描述语言VHDL的电子钟设计 课题来源 教学 课题类别 应用研究 选做本课题的原因及条件分析： 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，并且数字钟正逐渐向小型化、多功能化发展。 电子设计自动化（EDA）技术发展越来越迅速，利用计算机辅助设计已成为发展趋势。VHDL语言具有强大的电路描述和建模能力，用VHDL开发的数字电路与开发平台以及硬件实现芯片无关，可移植性、可重用性好。VHDL语言能够在系统级、行为级、寄存器传输级、门级等各个层次对数字电路进行描述，并可以在不同层次进行不同级别的仿真，能极大得保证设计的正确性和设计指标的实现。 Quartus Ⅱ设计软件提供了一个完整的、多平台的设计环境，它可以轻易满足特定设计项目的要求。 指导教师意见： 数字钟是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字