数字集成电路可测性设计与验证方法学.pdf

数字集成电路可测性软件 设计及验证平台 2013 年 4 月 25 日 主要内容  可测性基础  可测性设计工具  验证的必要性  验证方法学介绍  验证工具介绍 14／6／4 共 102 页 2 主要内容  可测性基础  可测性设计工具  验证的必要性  验证方法学介绍  验证工具介绍 14／6／4 共 102 页 3 可测性基础  什么是可测性设计？  物理瑕疵及故障模型  单一故障模型： SAF Model  可测性设计常用方法  检测 SAF 的算法： D 算法  测试矢量集  故障覆盖率 14／6／4 共 102 页 4 什么是可测性设计？  可测性设计 , Design For Test, 即 DFT 。 为了测试所设计 IC 有没有被正确的制造出 来（测试半导体生产处理过程中的瑕疵，不是 测试芯片设计的对错 ) 。 DFT= 增加芯片逻辑 + 生成测试矢量集（供测 试设备用） 14／6／4 共 102 页 5 物理瑕疵和故障模型 1. 开路和短路 2. 金属线之间的电桥 3. 漏源穿通 CMOS 反相器 中的物 理缺陷 14／6／4 共 102 页 6 物理故障 逻辑故障 封装引脚间的漏电或短路 单一固定故障 芯片焊接点到管脚连线断裂 延时故障 表面玷污、含湿气 短路或者开路故障 金属层迁移、应力、脱皮 … 金属层开路、短路 … 14／6／4 共 102 页 7 单一固定故障： stuck-at fault 固定 1 故障： U0 的输入端A 固定接在高 电平 上，其值一直为“ 1” 固定 0 故障： U1 的输出端Y 固定接在 14／6／4 共 102 页 8 低电平上，其值一直为“ 0” DFT 常用方法  功能点测试 需在每个测试点增加可控的输入和输出， I/O 增加  扫描测试 （基于D 算法） 结构化的 DFT 技术，全扫描和部分扫描  内建自测试 消除了对 ATE 的存储能力和频率的限制，更具 发展潜力 14／6／4