AHB总线控制器IP设计.pdfVIP

AHB 总线控制器 IP 设计 摘 要 集成电路设计工艺技术进入超深亚微米后，芯片的设计能力和工 艺制造能力有了很大提高。早期数字集成电路设计基于时序驱动，现 在的 SOC 设计主要采用基于 IP 重用的设计方法。SOC 芯片的整体性 能、系统功耗和各模块设计的复杂程度主要是由内部总线的设计来决 定。系统内部总线设计是决定 SOC 芯片设计成功与否的关键。 由 ARM 公司推出的 AMBA 片上总线是业界最流行的总线标准 之一，众多 IP 设计工程师和 SOC 系统集成工程师广泛应用 AMBA 总线于各项设计中。AMBA 总线规范包括 AHB 系统总线，ASB 总线 和 APB 外围总线。AHB 总线主要用于 CPU、DSP 和 DMA 等高性能 模块之间的连接，由主设备、从设备和基础结构 3 部分组成。 本论文在研究 SOC 芯片内部互连总线和IP 设计流程规范的基础 上，充分理解 AHB 总线协议，完成了应用于监控系统 SOC 芯片 EEYE 中的AHB 总线控制器的设计。SOC 芯片 EEYE 用 AHB 总线控制器 实现了存储单元的共享，节省了系统存储器的开销。结合 AHB 总线 在 EEYE 芯片中的具体应用，提出了用总线控制器管理系统的门控时 钟来降低芯片功耗的新思路，并用电路实现了此功能。AHB 总线控 制器采取自顶向下的设计方法，分为仲裁器，译码器，选择器，寄存 器，门控时钟信号产生等模块。整个电路用硬件描述语言 VERILOG 完成逻辑设计，通过了 MODELSIM 逻辑验证，并且完成了 DC 综合。 根据公司和业界 IP 设计规范和流程实现了 AHB 总线控制器的IP 化。 关键词 总线，系统芯片，IP ，逻辑设计 IP DESIGN FOR AHB BUS CONTROL ABSTRACT IC design technology into the UDSM, the chip design capability and technological capacity has been greatly improved. Early digital IC design based on timing-driven, now the main SOC design based on IP reuse design. SOC chips overall performance, power systems and modular design is the complexity of the design by the internal bus to decide. Bus system design is to determine SOC design the key to the success or failure. ARM launched by the AMBA on-chip bus is the industrys most popular bus standard one, a large number of IP SoC design engineers and system integration engineers wider use of AMBA bus in the design. AMBA AHB bus, including standardized system bus, ASB bus and APB external bus. AHB bus mainly used for CPU, DSP and the DMA and other high-performance interconnection between the modules, from the main facilities, equipment and infrastructure from th