铜互连工艺缺陷模式及其对集成电路良率影响.pdfVIP

|l I IIII IIII I I 111 IIII I II Y1972782 摘 要 Damascene)。因为铜互 本论文首先简单介绍实现铜互连的双镶嵌工艺(Dual 连采用镶嵌工艺，与传统铝互连工艺完全不同，所以铜互连工艺的缺陷模式也完 全不同， 其对良率的影响也就有所区别。而本论文对良率的概念也会作一些简 要介绍，需要强调的是本论文所提到的良率是指晶圆良率(WaferYield)：就 是在一片晶圆上，完成所有工艺步骤之后，测试完好芯片的数量与整片晶圆上的 有效芯片的比值。在晶圆工艺中，晶圆良率下降与杀手缺陷密度呈指数依赖关系。 在铜互连工艺中，如果将各类缺陷简单分类，其实就是芯片的物理结构上造成金 属线间短路、开路、空洞以及通孔断路。这些物理结构上的缺陷