《布局布线流程》.pptVIP

下载本文档

22
0
约8.91千字
约 20页
2016-09-22 发布于河南
举报
版权申诉

《布局布线流程》.ppt

1、本文档共20页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

《布局布线流程》.ppt

深亚微米后端设计流程许可敬 2009-12-21 Digital Flow Overview 准备工作工具准备 Soc-encounter Voltagestorm Celtic fire_ice virtuso Dracula or calibre primetime Library Exchange Format (LEF) Timing library cell (INVX1) {? ?? ???cell_footprint : “inv”;? ?? ???area : 36.000000;? ?? ???cell_leakage_power : 6.883686e+01;? ?? ???leakage_power () {? ?? ?? ?? ?when : “A”;? ?? ?? ?? ?value : “60.524918”;}? ?? ???leakage_power () {? ?? ?? ?? ?when : “!A”;? ?? ?? ?? ?value : “68.836860”;}? ?? ???pin (A) {? ?? ?? ?? ?direction : “input”;}? ?? ???pin (Y) {? ?? ?? ?? ?direction : “output”;? ?? ?? ?? ?function : “(!A)”;? ?? ?? ?? ?max_capacitance : 0.510000;? ?? ?? ?? ?internal_power () {? ?? ?? ?? ?? ? related_pin : “A”;? ?? ?? ?? ?? ? rise_power (“power_outputs_1”) {…;? ?? ?? ?? ?? ? }? ?? ?? ?? ?? ? fall_power (“power_outputs_1”) {……“);? ?? ?? ?? ?? ? }? ?? ?? ?? ?}? ?? ?? ?? ? 时序约束文件 create-clock - period ＄EXTCL K- PERIOD - name exclk＄EXTCL K- PORT set-min-pulse-width [ expr 0. 4 3 ＄EXTCL K- PERIOD] [ getclocks exclk] set- drive 0 ＄EXTCL K- PORT set-clock- uncertainty ＄EXTCL K- SKEW [get-clocks exclk] set-clock-latency2source 1 exclk set-max- delay 502from [get-ports EXTRST- P] set-input- delay2max 22clock exclk [get-ports AASPE- P] ? set-output- delay2max 12clock exclk [get-ports RPO 3 ] ? create-clock2period ＄BUSCL K- PERIOD2name baclk [ get-ports BACL K- P] set-min-pulse-width [ expr 0. 4 3 ＄BUSCL K- PERIOD] [ getclocks baclk] set-propagated-clock baclk set- dont- touch- network [get-clocks baclk] ? set-false-path from [get-clocks bdclk] to [get-clocks exclk] set- dont- touch- network Top-Core/ cpu-interface1/ reset-int Set_clock_gating_check –rise –setup 0.1 Set_clock_gating_check –rise –hold 0.2 IO location file Version: 2 Offset: 19.4700 Pin: address[14] N 0.4200 0.2800 Offset: 39.2700 Pin: address[10] S 0.5600 0.2800 soc encounter 一般流程 Design After input Top-Level Implementation Steps Run timing