实验1 应用QuartusII完成基本组合电路设计.pdfVIP

实验1 应用QuartusII 完成基本组合电路设计 一、实验目的： 熟悉Quartus Ⅱ的Verilog 文本设计流程全过程，学习简单组合电路的设计、仿真和硬件 测试。 二、实验内容 1：首先利用Quartus Ⅱ完成2 选 1 多路选择器（课本例3-3 ）的文本编辑输入(mux21a.v)和 仿真测试等步骤，给出图1 所示的仿真波形。最后在实验系统上进行硬件测试，验证本项设 计的功能。 图1 mux21a 功能时序波形 module mux21a(a,b,s,y); input a,b,s; output y; assign y=(s? a:b); endmodule 2 、将此多路选择器看成是一个元件mux21a ，利用元件例化语句描述图2（或书93 页图3-29 ）， 并将此文件放在同一目录中。 图2 含2 选 1 多路选择器的模块 module muxk(a1,a2,a3,s0,s1,outy); input a1,a2,a3; input s0,s1; output outy; wire tmp; mux21a u1(.a(a2),.b(a3),.s(s0),.y(tmp)); mux21a u2(.a(a1),.b(tmp),.s(s1),.y(outy)); endmodule 按步骤对上例分别进行编译、综合、仿真。并对其仿真波形作出分析说明。 3、引脚锁定以及硬件下载测试： 选择目标器件是EP1C6 ，建议选实验电路模式5 （附录文件：GW48 EDA-SOPC 主 系统使用说明中图7 ）。 用键1(PIO0，引脚号为1)控制s0； 用键2(PIO1 ，引脚号为2)控制s1； a3、a2 和a1 分别接clock5(引脚号为16)、clock0(引脚号为93)和clock2(引脚号为 17)； 输出信号outy 仍接扬声器spker(引脚号为129)。 通过短路帽选择clock0 接256Hz 信号，clock5 接 1024Hz，clock2 接8Hz 信号。 最后进行编译、下载和硬件测试实验（通过选择键1、键2 ，控制s0、s1，可使扬 声器输出不同音调）。 如下图所示。 mux21a 实验的引脚约束和下载 Muxk 实验的引脚约束 三、实验报告： 根据以上的实验内容写出实验报告，包括程序设计、软件编译、仿真分析、硬件测试和 详细实验过程；给出程序分析报告、RTL 图、仿真波形图及其分析报告。