引言CMOS集成电路由于工艺技术的进步以及功耗.pdfVIP

EDA技术专栏 CMOS异或电路的设计与应用 吴孙桃，慈艳柯，纪安妮，郭东辉 （厦门大学物理学系，技术物理研究所，福建 厦门 361005） 摘要：设计了四种CMOS“异或”单元电路，通过模拟仿真分析了它们各自的性能特点，并讨论 了它们在奇偶检测电路、微处理器系统加法器电路以及单片机全加电路等设计中的不同应用。 关键词：CMOS异或电路；电路仿真；单元库 中图分类号：TN432文献标识码：A 文章编号：1003-353X(2002)08-0021-04 WU Sun-tao，CI Yan-ke，JI An-ni，GUO Dong-hui (Department of Physics，Institute of Technical Physics，Xiamen University，Xiamen, 361005,China) Abstract:The design offour kinds of CMOS XOR circuits is Key words：CMOS XOR circuits；circuit simulation；element library 全加器、奇偶校验和逻辑比较等电路中。异或电 1 引言 路可以实现逻辑异或关系，输出Y与输入A、B的 CMOS集成电路由于工艺技术的进步以及功耗 逻辑关系表达式为： 低、稳定性高、抗干扰性强、噪声容限大、可 Y A B AB A B (1) 等比例缩小、以及可适应较宽的环境温度和电源 用CMOS静态逻辑电路设计的异或电路功耗 [1] 电压等一系列优点 ，成为现在IC设计的主流技 低、结构简单可靠、工作速度快，成为大规模集 术。在CMOS集成电路设计中，异或电路的设计 成电路芯片设计中最重要的单元电路之一。 与应用是非常重要的。IC设计者可以根据芯片的 不同功能和要求采用各种不同结构的异或电路， 2.1组合逻辑构成的异或电路 从而实现电路的最优化设计。本文设计了四种 图1是利用组合逻辑关系设计的异或电路，4 CMOS异或单元电路，利用Candence公司的icms 分别对其进行了模拟仿真。并且，将其作为设计 [2] CMOS低功耗集成电路 的EDA库单元组件，应 用于奇偶检测电路、单片机和微处理器系统的加 法电路设计中。 2 异或电路的设计 异或电路是算术逻辑单元和比较判别电路中非 常重要的单元电路，已经被广泛应用于半加器、 图1 组合逻辑构成的异或电路 August 2001 21 EDA技术专栏 个PMOS管和4个NMOS管构成了异或逻辑关系，输 开通，而I截止，输入端A的信号传送到输出端 出Y与输入A、B的逻辑关系表达式为： Y；反之，则传输门I开通，II截止，Y=A 。 (2) Y AB AB 模拟仿真时，先取非门中PMOS管的W/L为 化简(2)式可以得到：