高速率高精度数据采集系统的设计.pdfVIP

电子测量与仪器学报 2004年增刊 高速率高精度数据采集系统的设计 曹小秋李楠张晶马翔 (北京工业大学电子信息与控制工程学院，北京100022) 摘要：本文对实现高速率高精度的方案进行了讨论，并对基于子区式的高速率高精度数据采集方案进行 了详细的分析，重点分析了各个部分的作用以及在芯片选择时应该注意的问题。该系统可达到采样速率 17．12删z，转换位数18bit。 DAc 关键词：高随率高}静瘦ADc ’ DataCoIlversion High-Resolution System High-Speed Caoxiaoqiu，“№n， zllaIlg血g，MaⅪ锄g ofE1ec廿onicaIldCon廿01 of of 100022 BeijingUIliversityTecllnology’Beijing Cllina) (C011ege EngineeriIlg Abstract：T量lisdiscussesme Inemoda_bout dataconVersion design lligh-resolution system，aIld p印er lligh-speed ill me dataconVersion ontwo model aIlalyzeslligll-speedlligh—resolution sys蛐basedsteppipeliIle s廿esses山efunctionofeach alldme wllichshouldbe attentionwhen me selecting pan tlling paid cllip．nesystem’s rateis is18bit． s锄pling 17．12MHz，resolution DAC Keywords：High-Speed，碰gh_Resolu怕n，ADC， 1引 言 模拟信号通过时域上的采样和幅度上的量化转化为数字信号，这一过程由ADc转换器完 成。数字信号的处理方法具有模拟信号所不具有的特点，如：信号处理过程通过可程序实现， 系统灵活性强，功耗低等。根据系统的需要合理选择ADC器件是保证系统性能的关键点之一。 目前，随着科技的发展，对现代的数据采集在速度、分辨率、精度、抗干扰能力等方面的要求 越来越高，这使得采集系统的速率和精度的矛盾日益突出。因为由于ADc转化器的结构设计 上的原因，要达到高速率采样就要降低ADc转换的转换精度，反之，要得到较高的转换位数 就要牺牲ADC的采样率。在此背景下，本文提出了一种基于双ADC实现高速率高精度的设计 以对目前用于无线电通信的频段范围进行快速扫描监测，为无线电管理提供有效的技术手段。 2方案讨论 到目前市场上独立的ADc芯片无法满足系统要求，所以决定采用多ADc芯片搭建够成。目 前有以下两种可实现方案： 方案一：采用并行处理技术，利用多个低速ADC芯片，采用前端并行逐次采样，后端串行多 路复用，从而到达提高整个系统的采