HDB3编解码器的设计.docVIP

东 北 石 油 大 学 课 程 设 计 2010年 12月24日 东北石油大学课程设计任务书 课程 通信综合课程设计 题目 HDB3编码器设计 专业 通信工程 姓名 祁庆男 学号 0座机电话号码117 主要内容 利用EDA实现HDB3编码器，通过Quartus Ⅱ软件模拟实现HDB3码的相应功能，系统应具有而且具有软件开发周期短，成本低，执行速度高，实时性强，升级方便等特点。消除NRZ码的直流成分，具有时钟恢复和抗干扰性能，适合于长距离信道传输。同时，具有检错能力，当数据序列用HDB3码传输时，若传输过程中出现单个误码，其极性交替变化规律将受到破坏，因而在接收端根据HDB3码这一独特规律特性，可检出错误并纠正错误，同时HDB3码方便提取位定时信息。 2010、11、1—2010、12、24 指导教师 专业负责人 2010年11 月 1日 目录 1.设计要求 1 2. HDB3码编码工作原理 1 2.1 HDB3码的编码规则 1 2.2编码设计思想 2 3. 基于Quartus II软件的HDB3码编码器的设计 2 3.1插“V”模块的实现 3 3.2插“B”模块 5 3.3单极性变双极性的实现 7 4. Quartus Ⅱ软件介绍 8 4.1 Quartus Ⅱ软件的发展 8 4.2 Quartus Ⅱ的VHDL语言的软件操作流程 9 4.3 Quartus Ⅱ的VHDL语言的软件操作流程 9 5. 双极性变换的硬件电路 10 6. 总结 10 参考文献 11 1.设计要求 利用EDA实现HDB3编码器，通过Quartus Ⅱ软件模拟实现HDB3码的相应功能，系统应具有而且具有软件开发周期短，成本低，执行速度高，实时性强，升级方便等特点。 HDB3码是数字基带通信系统中重要组成部分之一，因其具有无直流成份，检错能力强，具有时钟恢复性能等优点，成为ITU推荐使用的基带传输码型之一。首先介绍HDB3编码的原理和方法，提出一种基于EDA技术实现的HDB3编码器的方法。 HDB3码编译码器的实现有多种途径，常用的解决方案是应用专用的HDB3收发芯片，如选用专用E1收发芯片DS2153Q和单片机实现该码制的转换功能。本文提供一种利用现代EDA技术，以ACEX系列FPGA芯片EPlK10为硬件平台，以Quartus II为软件平台，以VHDL，为开发工具，适合于FPGA实现的HDB3编码器的设计方案。 码编码工作原理 要了解HDB3码的编码规则，首先要知道AMI码的构成规则，AMI码就是把单极性脉冲序列中相邻的“1”码 即正脉冲 变为极性交替的正、负脉冲。将“0”码保持不变，把“1”码变为+1、-1交替的脉冲。如： 　　NRZ码：1　0　0　0　0　1　0　0　0　0　1　1　0　0　0　0　1　1 　　AMI码：-1　00　0　0 +1　0　0　0　0　-1 +1　0　0　0　0　-1 +1 HDB30串现象。 HDB3码的编码规则为先检查消息代码 二进制 的连0串，若没有4个或4个以上连0串，则按照AMI码的编码规则对消息代码进行编码；若出现4个或4个以上连0串，则将每4个连0小段的第4个0变换成与前一非0符号 +1或-1 同极性的V符号，同时保证相邻V符号的极性交替 即+1记为+V，-1记为-V ；接着检查相邻V符号间非 0符号的个数是否为偶数，若为偶，则将当前的V符号的前一非0符号后的第1个0变为+B或-B符号，且B的极性与前一非0符号的极性相反，并使后面的非0 符号从V符号开始再交替变化。 例： NRZ码：1 0 0 0 0 1 0 0 0 0 1 1 0 0 0 0 1 1 插V： 1 0 0 0 V 1 0 0 0 V 1 1 0 0 0 v 1 1 插B： +1 0 0 0 +V-1 0 0 0 –V +1 -1 +B 0 0 +V -1 +1 由于 CPLD 不能处理负电平，只能面向“1”、“0’’两种状态，所以要对它的输出进行编码。编码的实现是根据 HDB3 编码原理把二进制码编码成两路单极性的码字输出，之后经过单双变换模块形成 HDB3码，设计中的大部分工作可采用 VHDL语言描述实现，仅单双变换模块由于采用模拟器件 CD4052 实现，所以只能以外接电路实现。本文主要涉及用 VHDL 语言描述 HDB3 码编译码器的逻辑功能。在编码过程中，要经过连 0 检测、破坏节判断、破坏节间 “1”的个数判断、调整“1”的符号输出等步骤。由 HDB3 编码规则，当 NRZ 码中出现 4 连 “0”串时，第 4 个“0”用破坏符号“V”来代替，并且连续两个“V”之间如果有偶数个“1”时，要把最后一小段的第一个“0”变为“B”。为了在