深亚微米CMOS工艺下版图效应对标准单元时序影响的分析和的研究.pdf

深亚微米CMOS 工艺下版图效应对标准单元时序影响的分析与研究 中文摘要 深亚微米CMOS 工艺下版图 效应对标准单元时序影响的分析与研究 中文摘要 基本标准单元的性能对整个电路的设计具有极其重要的作用。然而大多数的设计 工具，对于给定的标准单元通常认为其时序是相同的，而不去考虑它在版图中所处的 位置。本论文目的是分析其时序的差异性受哪些因素的影响，并根据差异性，给出一 个时序差异范围，对工程师具有一定的指导意义。 本课题是基于UMC 40nm 工艺，设计了5 个具有典型代表意义的基本标准单元的 版图，提取网表、抽取寄生参数，并进行仿真，比较前仿真和后仿真的区别。为了验 证同一标准单元在不同的版图环境中时序的不同，将之前设计的5 个标准单元进行拼 接，同一单元周围分布相同的单元，即A 单元周围都是A 或A 单元周围都是B，对提 取的网表，只保留中间单元管子参数，仿真每一种情况，将结果与之前的后仿真结果 进行比较，每种情况都得到一个比例因子，从仿真结果可知，同一标准单元，周围分 布不同单元，其时序是不同的，且存在较大的差异，由此可见，本工作对标准单元的 研究具有一定的意义。希望通过本论文的介绍能够抛砖引玉，对标准单元库设计者和 使用者提供一些有益的参考。 关键词：标准单元设计、应变硅、版图效应 作 者：张 斌 指导教师：张立军 II 深亚微米CMOS 工艺下版图效应对标准单元时序影响的分析与研究 中文摘要 The analysis and research of standard cell timing on layer effects under the submicron CMOS process Abstract The performance of the basic standard cell has an extremely important role in the design of the entire circuit. However, for a given standard cell , no matter where it is put in the layout , most of the design tools think that the timing is the same. The purpose of this thesis is to analyze the timing differences by which factors, and according to the differences, the scope of a timing difference will be given. This for engineers is of great guiding significance. This topic is based on 40nm process of UMC. Totally , five layout of typical basic standard cell is designed. After extracting parasitic parameters and simulating, compare the results between previous simulation and post simulation. In order to verify the difference of the timing of