集成电路综合_课程设计.docVIP

课程设计 开课学期： 2013-2014学年第一学期 课程名称： 集成电路综合课程设计 学 院： 专 业： 班 级： 学 号： 姓 名： 任课教师： 2013 年 9 月 11 日  一、课程设计目的 3 二、设计要求 3 3 三、设计基本原理 3 四、设计设计分析 4 五，设计实现过程 5 A.电路设计 5 B.综合过程 5 C.结果 8 五.总结及感想 9 附件： 23 设计目的 利用verilogHDL设计数字电路异步FIFO,通过对verilogHDL的学习，掌握一些基本的知识，本次课程设计的安排旨在提升学生的动手能力，加强大家对专业理论知识的理解和实际运用，加强大家的自学能力，为大家做毕业设计做很好的铺垫。 设计要求 遵循RTL设计规则，利用VerilogHDL?设计数字电路异步FIFO.异步FIFO具有读写两个时钟，读时钟100MHz，写时钟50MHz。RTL为可综合设计，需要考虑不同时钟领域的同步设计，具有空满标志产生逻辑，并且根据空满标志进行读写数据及读写使能等逻辑控制。根据RTL设计，编写验证环境，即testbench，在testbench中测试异步FIFO