IC工艺技术9双极型集成电路工艺技术.pptVIP

集成电路工艺技术讲座第九讲 双极型集成电路 工艺技术 双极集成电路工艺技术 集成电路中的晶体管和无源器件 工艺和设计的界面－设计手册 PN隔离双极工艺流程 先进双极工艺 工艺和器件模拟在工艺设计中的应用 （一）集成电路中的晶体管和无源器件 NPN晶体管结构 外延和隔离 埋层和深集电极 PNP晶体管 集成电阻和电容 集成电路中的NPN晶体管 集成电路中的PNP体管 集成电路中的PNP体管 集成电阻 集成电阻 Pinch电阻 集成电容 （二）工艺和设计的界面－设计手册 器件和工艺指标 设计规则 简要工艺流程和光刻版顺序 光刻版制作要求 PCM文件 模型参数 2um 18V spec 2um 18V spec 设计规则－设计与工艺制作的接口 目的：使芯片尺寸在尽可能小的前提下，避免线条宽度的偏差和不同层版套准偏差可能带来的问题，以提高电路的成品率 内容：根据实际工艺水平(包括光刻特性、刻蚀能力、对准容差等) ，给出的一组同一工艺层及不同工艺层之间几何尺寸的限制，主要包括线宽、间距、覆盖、露头、面积等规则，分别给出它们的最小值， 2um 18V设计规则例 BP a min width 4um b clearance to BN 8um 2um 18V设计规则例 Deep N+ a Min. Width 4.0um c BN extension DN 1.0um d Clearance to BP 9.0um 2um 18V设计规则例 Isolation (ISO) aMin. width4.0 bClearance to BN8.0um dClearance to DN9.0um 2um 18V设计规则例 N+ Emitter a 1 Min. width 4.0 um i PBAS extension NEMT 1.5um j Space NEMT 3.0 um 2um 18V设计规则例 contact a1 Min. Width 2.0um b XBAS extension BCONT 1.0um 2um 18V设计规则例 Metal a Min. width 3.0um e Space 2 .0um under 500um parallel line f Space 3 .0um Over 500um parallel line 　Brief Process flow Mask Sequence 1 Starting material 2 Initial oxidation 3 Buried N photo/etch 4 BN implant 5 BN drive-in 6 Buried P photo 7 BP implant 8 Epi growth 9 Initial oxidation 10 Deep N+ photo/etch 11 POCl3 pre-deposition and oxidation Brief Process flow Mask Sequence 12* Pbase photo 13* PBAS implant 14* Implanter resistor photo 15* Resistor implant 16* Extrinsic Pbase photo 17* XBAS implant 18 Drive-in 19 N Emitter photo/etch 20 NEMT implant 21 NEMT drive-in 22 Capacitor photo/etch Brief Process flow Mask Sequence 23 Capacitor oxidation 24 Si3N4 deposition 25 Contact photo/etch 26 Metal1 deposition 27 Metal1 photo/etch 28 Oxide deposition 29 Via photo/etch 30 Metal2 deposition 31 Metal2 photo/etch 33 USG/SiN Deposition 33 Pad photo/etch 34 Alloy 制版信息 光刻机类型和光刻版大小 制版工具（图形发生器，电子束制版） 版材料（石英，低膨胀玻璃） 制版精度 芯片和划片槽尺寸 套准和CD标记 PCM图形插入方案 制版信息－Process Bias PCM （三）PN结隔离双极工