VHDL语言的EDA《出租车计价器》数电-课程设计.docVIP

数电课程设计报告 设计课题： 出租车计价器 姓名： 班级： 学号： 指导老师 0引言 随着我国市场经济的发展，交通也越来越便利，特别是计程车，以快捷、方便的特点早已盛行各个城市，成为城市交通的重要工具。计程车市场从90年代初的起步阶段到现在已经进入了高峰期。随着城市化水平的提高和人民生活水平的改善，计程车的服务也就显得越来越重要。因此计程车计价器也就应运而生了。本设计就是针对目前计程车计价器的问题设计的一种基于可编程逻辑器件FPGA的ASIC，并用超高速硬件描述语言VHDL编程实现的可同时显示金额、乘车时间、乘车总路程的“多功能”计价器。有较好的实用价值和较高的可行性。 一、整体方案设计 实现计程车的计价器功能。一方面实现基本功能时，包括在行程中满足2公里以内计起步价6 元，以后在车行2公里后且10公里以内再按1.8元/公里，10公里以后按2.2元/公里计费；处于等待的状态下满足5 分钟以内不计价，以后以2元/分计费。另一方面多功能的实现，计价器可以显示总费用，总行程数和总乘车时间等等。实现模拟功能：能模拟汽车启动、停止等状态。 设计的主要技术指标如下： 1、计价范围：　　　　　 0～9.0元　 计价分辨率： 　　　 0.1元 2、计程范围：　　　　0～99公里　 计价分辨率：　　　　 1公里 3、计时范围： 　　　　59分59秒　 计时分辨率：　　　　 1秒（1小时 CP1端输入的脉冲信号经系统内部分频后做为模拟行车里程信号。CP2端输入脉冲信号进系统内部分频后做为行车时间信号。RR为复位信号，RR=’1’时计价器清零，RSTN为计价器开关。CASH[15…0] MILES[15…0] TIMES[15…0] 端分别输出乘车费用，行车里程，行车总时间，它们都是用16位2进制BCD码表示。 2 各模块的LCD显示模块。 BUSY：控制器忙信号，数据未显示稳定时BUSY=1；反之为0； CASHH[7…0] CASHL[7…0] ：乘车费用16位2进制BCD码的高8位数据和低八位数据；CPIN ：输入工作时钟信号； MILEH[7…0] MILEL[7…0] : 行车里程16位2进制BCD码的高8位数据和低八位数据； R ： LCD显示开关； TMH[7…0] TML[7…0] ：行车时间16位2进制BCD码的高8位数据和低八位数据； ADDR[3…0]：字符在LCD屏幕上的地址（共两行，每行16个字符） ADDR=“0000”~“1111”对应每行的第0~15个字符； CLK： 控制器工作时钟，上升沿有效； DATA [7…0] ：ASCII码数据总线； OUTLINE：LCD1602屏幕上的行选择信号，LINE=0时数据在第一行显示，LINE=1时数据在第二行显示； RST：复位信号，高电平有效； STORB：E数据输入有效使能，高电平有效；　VHDL源程序 1、计费功能的实现 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; entity JFQZMK is port (CP1 ,CP2,RR,RSTN: IN STD_LOGIC; MILES,CASH,TIMES: OUT STD_LOGIC_VECTOR(15 DOWNTO 0) ); end JFQZMK ; architecture JFQLL of JFQZMK is SIGNAL CASHOUT:STD_LOGIC_VECTOR(15 DOWNTO 0); --由CASHTIMECASHMILE组成 --十个十米记为0.1KM的SIGNAL(模拟轮子转一圈走十米） SIGNAL CT:STD_LOGIC_VECTOR(15 DOWNTO 0); SIGNAL CP3:STD_LOGIC; --十个十米记为0.1KM的SIGNAL --十个0。1KM脉冲记为1KM的SIGNAL SIGNAL T:STD_LOGIC_VECTOR(15 DOWNTO 0); SIGNAL CP:STD_LOGIC; --十个0。1KM脉冲记为1KM的SIGNAL --时间计数及分频的SIGANAL SIGNAL COUNTER_REG : STD_LOGIC_VECTOR(31 DOWNTO 0); SIGNAL COUNTER :STD_LOGIC_VECTOR(31 DOWNTO 0); SIGNAL TIMESOUT:STD_LOGIC_VECTOR(15 DOWNTO 0); SIGNAL CLK:STD_LOGIC; --时间计数及分频的SIGANAL --里