数字图像处理系统下位机设计.pdfVIP

中文摘要 摘要 现场可编程门阵歹qJ(FPGA)近年来发展迅速，具有开发效率高、成本低、技术 维护简单、可靠性好等优点，特别是随着基于IP核的开发技术的迅速发展，嵌入 式微处理器、高速DSP算法等以IP核的形式嵌入到FPGA中，使其能够在信息与 通信、自动控制、数字图像处理等领域得到越来越广泛的应用。本课题来源于实 际研发项目《数字图像处理系统》，研制了基于FPGA的数字图像处理系统，以实 现对水下移动目标的捕获和跟踪。该图像处理系统分为上位机和下位机两个部分， 上位机部分主要完成对下位机的控制和图像的采集及存储，下位机部分主要完成 图像的获取、图像处理算法的执行以及图像的上传。本论文主要介绍了该系统的 下位机设计，对系统总体功能及方案设计、下位机硬件和软件设计及其实现分别 进行了阐述。 下位机部分是围绕着FPGA来设计的。对于硬件设计，采用LVDS作为高速 数据传输接口，最大可支持64比特的图像宽度；采用RS-422作为命令传输接口， 完成与上位机的通信；采用DDP．2内存模组，作为图像处理算法的缓存之用；采 用大容量数据存储芯片XCFl28X作为配置器件，存储FPGA程序流。对于软件设 计，图像处理算法的执行是下位机软件的关键，采用Xilinx嵌入式开发工具EDK 实现