VerilogHDL设计与综合1-精品.pptVIP

语言专用标记( tokens) 系统任务及函数 $identifier $符号指示这是系统任务和函数 系统函数有很多，如： 返回当前仿真时间$time 显示/监视信号值($display, $monitor) 停止仿真$stop 结束仿真$finish $monitor($time, “a = %b, b = %h”, a, b); 当信号a或b的值发生变化时，系统任务$monitor显示当前仿真时间，信号a值(二进制格式), 信号b值（16进制格式）。 语言专用标记( tokens) 延时说明 “#”用于说明过程(procedural)语句和门的实例的延时，但不能用于模块的实例化。 module MUX2_ 1 (out, a, b, sel) ; output out ; input a, b, sel ; not #1 not1( sel_, sel); and #2 and1( a1, a, sel_); and #2 and2( b1, b, sel); or #1 or1( out, a1, b1); endmodule 门延时有很多类名字：门延时(gate delay)，传输延时(propagation delay)，固有延时(intrinsic delay)，对象内在延时(intra-object delay) 编译指导(Compiler Directives) ( `)符号说明一个编译指导 这些编译指导使仿真编译器进行一些特殊的操作 编译指导一直保持有效直到被覆盖或解除 `resetall 复位所有的编译指导为缺省值，应该在其它编译指导之前使用 文本替换(substitution) - `define 编译指导`define提供了一种简单的文本替换的功能 `define macro_name macro_text 在编译时macro_text替换macro_name。可提高描述的可读性。 `define not_delay #1 `define and_delay #2 `define or_delay #1 module MUX2_1 (out, a, b, sel); output out; input a, b, sel; not `not_delay not1( sel_, sel); and `and_delay and1( a1, a, sel_); and `and_delay and2( b1, b, sel); or `or_delay or1( out, a1, b1); endmodule 定义not_delay 使用not_delay 文本替换(substitution) 解除定义的宏，使用 `undef macro_name 使用编译指导`define，可以 提高描述的可读性 定义全局设计参数，如延时和矢量的位数。这些参数可以定义在同一位置。这样，当要修改设计配置时，只需要在一个地方修改。 定义Verilog命令的简写形式 `define vectors_ file /usr1/chrisz/library/vectors `define results_ file / usr1/chrisz/library/results“ 可以将`define放在一个文件中，与其它文件一起编译。 文本包含(inclusion) - `include 编译指导`include在当前内容中插入一个文件 格式： `include “file_name” 如 `include global.v `include parts/count. v `include ../../library/mux. v” `include可用于： include保存在文件中的全局的或经常用到的一些定义，如文本宏 在模块内部include一些任务（tasks)，提高代码的可维护性。 可以是相对路径或绝对路径 Timescale `timescale 说明时间单位及精度 格式：`timescale time_unit / time_precision 如：`timescale 1 ns / 100 ps time_unit: 延时或时间的测量单位 time_precision: 延时值超出精度要先舍入后使用 `timescale必须在模块之前出现 `timescale 1 ns / 10 ps // All time units are in multiples of 1 nanosecond