新微型计算机基本原理与接口技术(第二版) 教学课件 陈红卫 主编 第二章1.ppt

2.1 8086/8088微处理器的内部结构2.2.1 8086/8088 CPU的内部结构 存储器分段 物理地址 物理地址 逻辑地址 段基地址和段内偏移组成了逻辑地址 段地址 偏移地址(偏移量) 格式为：段地址:偏移地址 物理地址=段基地址×16+偏移地址 3．总线控制器8288 8086 CPU在最大模式下工作时，要借助于总线控制器8288来形成系统的控制总线。 2.3.1 系统存储器结构 地址线20根，直接寻址空间为220=1M字节， 用00000H~FFFFFH表示 1.8086系统中存储器的组织 偶体：存储体中的单元都是偶地址； 奇体：存储体中的单元都是奇地址。 两个存储体之间采用字节交叉编址方式 2.3 8086/8088系统结构 D7~D0 D15~D8 A19~A1 D7~D0 D7~D0 BHE SEL SEL A0 图 奇偶存储体与总线的连接 2. 8086 读/写操作过程? （1）从偶地址读/写1个字节 偶地址（A0=0），控制电路自动使BHE=1，选中偶地址存储体。由地址A19~A1指定具体单元，CPU发出读/写信号，通过数据总线的低8位对该单元进行1个字节的读/写操作。 （2）从奇地址读/写1个字节 奇地址（A0=1），控制电路自动使BHE=0，奇地址存储体被选中。 （3）从偶地址开始读/写1个字 访问的两个字节单元的地址A19~A1共19位均相同，系统自动发出BHE=0的信号，使奇偶两存储体同时被选中。CPU发出读/写信号后，两个存储单元同时通过低8位和高8位数据线完成读/写操作。 (4) 从奇地址开始读/写1个字 两个字节单元不能同时选中。 首先自动发出BHE=0信号，选中奇地址存储体，通过D15~D8完成低字节的操作。 紧接着，系统自动令A0=0，BHE=1，选中偶地址存储体，通过D7~D0完成高字节的操作。 3.存储器的分段 逻辑段：每个逻辑段容量不超过64K字节，可用16位地址码直接寻址。 段间关系：各个逻辑段之间可在实际存储空间中完全分开，也可以部分重叠，甚至可以完全重叠。 物理地址定位：通过段地址和相对地址确定。 段基址：段的首地址的高16位。段首地址的低4位二进制码总是0000，高16位可变。在8086系统中，把16字节的存储空间称作一节（Paragraph） 逻辑段1≤64KB 逻辑段2≤64KB 逻辑段3≤64KB 逻辑段4、5≤64KB 逻辑段1的起点 逻辑段2的起点 逻辑段3的起点 逻辑段4、5的起点 00000H FFFFFH 图 灵活的分段方式 高地址 低地址 段基址 段基址 段基址 段基址 最大64KB，最小16B 段i-1 段i 段i+1 4.逻辑地址和物理地址 物理地址：存储单元的实际地址编码。 物理地址=段基址×16+段内偏移地址 逻辑地址：由段基址和偏移地址两部分组成。段基址和偏移地址都是16位的无符号数。不同的逻辑地址可能是同一个物理地址。 ? 例：段基址：偏移地址分别为1200H：0345H和1110H：1245H的两个逻辑地址对应同一个物理地址12345H。 . . 60000H 60001H 60002H 60003H 60004H . . . 12H F0H 1BH 08H 存储器的操作完全基于物理地址。 问题： 8088的内部总线和内部寄存器均为16位，如何生成20位地址？ 解决：存储器分段 60002H 00H 12H 60000H 0 0 0 0 段基地址（16位） 段首地址 × × × ? ? ? × × × 偏移地址=0002H BIU中的地址加法器用来实现逻辑地址到物理地址的变换 8088 可同时访问4个段，4个段寄存器中的内容指示了每个段的基地址 段基址 段内偏移 物理地址 + 16位 20位 0000 2.3.2最小与最大模式总线形成 1. 最小模式下的系统总线 8088 系 统 总 线 信 号 时 钟 发生器 8284