一种10位200ks%2fs+65nm+cmos+sar+adc+ip核.pdfVIP

第 32卷第 l2驯 电 子 与 信 息 学 报 Vo1．32NO．12 2010年 12月 JournalofElectronics InformationTechnology Dec．2010 一 种10位200kS／s65nmCMOSSARADCIP核 杨银堂 佟星元 朱樟明 管旭光 f西安电子科技大学微电子所 西安 710071) (西安电子科技大学宽禁带半导体材料与器件教育部重点实验室 西安 710071) 摘 要：该文基于65nnlCMOS低漏电工艺，设计了一种用于触摸屏SoC的8通道1O位200kS／s逐次逼近寄存 器型(SuccessiveApproximationRegister，SAR)A／D转换器(Analog—to—DigitalConverter，ADC)IP核。在 D／A 转换电路的设计上，采用 “7MSB (Most—Significant—Bit)+3LSB(Least—Significant—Bit)” R-C混合D／A转换方 式，有效减小了IP核的面积，并通过采用高位 电阻梯复用技术有效减小了系统对 电容的匹配性要求。在比较器的 设计上，通过采用一种低失调伪差分比较技术，有效降低了输入失调 电压。在版图设计上，结合 电容阵列对称布局 以及电阻梯伪 电阻包围的版图设计方法进行设计 以提高匹配性能。整个 IP核的面积为 322 m×267 m。在 2．5V 模拟电压以及 1．2V 数字电压下，当采样频率为 200kS／s，输入频率为 1．03kHz时，测得的无杂散动态范围 fSpurious—FreeDynamicRange，SFDR)和有效位数(EffectiveNumberOfBits，ENOB)分别为68．2dB和9．27， 功耗仅为440 W ，测试结果表明本文ADCIP核非常适合嵌入式系统的应用。 关键词：模数转换器(ADC)；逐次逼近寄存a(SAR)；触摸屏soC；CMOS；低功耗 中图分类号：TN431．2 文献标识码：A 文章编号：1009—5896(2010)12—2993—06 DOI：10．3724／SP．J．1146．2010．00688 A10一bit200kS／s65llmCMOSSARADCIPCore YangYin—tang TongXing—yuan ZhuZhang—ming GuanXu—guang (MicroelectronicsInstituteofXidianUniversity，Xi’an710071，China) ，。、 (KeyLabofMinistryofEducation|o WideBand-GapSemiconductorMaterialsandDevicesinXidianUniversity Xi’an710071，China) Abstract：Based on65nnlCMOSlow leakageprocess，an 8-channel10一bit200kS／sSAR (Successive ApproximationRegister)ADC(Analog-to—DigitalConverter)IPcorefortouchscreenSoCisrealized．IntheD／A converterdesign，a “7MSB (Most—Significant—Bit)一plus一3LSB (Least—Significant—Bit)’’R-C hybridconversion approach isutilizedtoreducetheareaoftheconverte