一种用于时钟数据恢复的宽带锁相环设计.pdfVIP

第36卷 第6期 电 子 器 件 V01．36 No．6 2013年 12月 ChineseJournalofElectronDevices Dec．20l3 A W ide-BandPLL CircuitDesignApplied inCDR WANG Xu ，ZHU Hongwei (1．HuahongNECElectronicsCo．Ltd．，Shanghai201206，China；2．s waFeCollege，SoutheastUniversity，Nanjing210096，China) Abstract：PLLhasbeenwidelyusedintheareaofcommunications．Anew typeofPLLappliedinCDRwasproposed whichincludingsixparts(phasefrequencydetector，chargepump，loopfilter，voltagecontrolledoscillator，gear generation，lockdetector)，andadoptingthewayofmonitoringthevoltageofIJPFtodynamicallyadjustsystem parameters．Itcanmeetwellthe demand thatthe inputdatavaryfrom 10 Mbit／sto2．5Gbit／sin CDR．Detail simulationwasgivenattheCadencedesignenvironmentwitha3．3V singlevoltage0．18 m CMOSprocess． Keywords：PLL；CDR；wideband；multi—phase EEACC：1250；1265E doi：10．3969／j．issn．1005-9490．2013．06．017 一 种用于时钟数据恢复的宽带锁相环设计木 王 旭 ，朱红卫 (1．华虹NEC电子有限公司，上海201206；2．东南大学软件学院，南京 210096) 摘 要：锁相环广泛应用于电信、光收发器、数据存储局域网以及无线产品中，提出了一种新颖的应用于时钟数据恢复的锁相 环设计，包括鉴频鉴相器、电荷泵、环路滤波器、换挡电路、压控振荡器以及环路状态检测电路的设计，采取的方案是对环路滤波 器的模拟电压进行实时监控动态调整锁相环系统的环路参数，该结构能够很好的应用于输人数据流变化范围极宽(20MbiCs～ 2．5Gbit／s)的时钟数据恢复系统。设计采用了一种单供电电压的0．18IxmCMOS工艺，并给出Cadence环境下仿真结果。 关键词：锁相环；时钟数据恢复；宽带；多相位 中图分类号：TN761 文献标识码 ：A 文章编号：1005-9490(2013)06-0828-05 随着集成电路的发展，时钟与数据恢复电路 跟踪速率变化极宽的数据流_3J。 (CDR)的应用越加广泛，无论是在长距离光纤通信 目前有很多基于锁相环的CDR电路设计与讨 还是在短距离并行 I／0接 口通信中CDR电路都是 论，但很少有专门应用于输入数据流变化极宽的CDR 一 个关键的电路模块…，而基于锁相环的CDR设计 系统的锁相环设计。本设计的目的在于提供可以工 又是很热门的方案，作为其核心部分的锁相环直接 作于输人数据流变化范围10Mbit／s～2．5Gbit／s的 决定了CDR系统的性能。 时钟数据恢复核心部分的锁相环前端电路设计。 电源和衬底噪声对锁相环有较大影响，由传递 1 电路模块设计 函数可看出环路对噪声来说是个低通滤波器，因此 可知环路带宽越窄，抖动越小 J。考虑到面积方 图1为应用于CDR系统的核心部分锁相环信 面，由于单片集成的要求使得环