EDA技术及应用 作者 孙宏国 第4章 Quartus II 介绍与使用--EDA技术与应用.pptVIP

DSN 分析结果 为最优结果创建工程副本 最终的197.24MHz亦不是最终的时序优化结果，它也会随环境的改变而有所不同。 * * 4.4 团队协作及逻辑锁定 Quartus II提供了基于团队的设计流程来解决大型设计问题。 逻辑锁定技术可以最大化的使用分块设计的优化结果并避免资源冲突。 下面用一个简单的双M序列发生器的设计来介绍团队设计流程及Logic-Lock。本设计中的sourceA与sourcB实现的是伪随机M序列。 顶层原理图 新的顶层原理图 分块设计设定完成 Generate Design Partition Scripts对话框 sourceA顶层视图 sourceB顶层视图 输出分块设计 分块设计导入至顶层设计 sourceA的Chip Planner Logiclock Regions Window窗口 source_a_b的Chip Planner Advanced Import Settings对话框 Logiclock Regions Window窗口 Chip Planner窗口 4.5 ModelSim仿真 Altera公司自Quartus II7.0版本以后就逐步取消了内置的波形仿真支持，转而通过集成第三方的EDA仿真工具，如ModelSim等。 ModelSim主要特点： RTL和门级优化，本地编译结构，编译仿真速度快，跨平台跨版本仿真； 单