超高频rfid读器中δσ小数分频频率综合器的优化设计.pdf

摘要 摘要 超高频射频识别的广泛应用推动了阅读器和标签的研究与开发，近来随着 CMOS工艺的发展，单芯片阅读器的实现成为可能，也成为当今RFiD技术研究 的热点。本文进行其中关键电路模块一频率综合器的研究具有重要意义。 本文依据超高频射频识别(_唧RYD)的协议和规范要求，采用△∑调制技术 IYI-IF 完成了单片CMOS RFID阅读器芯片中低噪声小数分频频率综合器的优化 设计和实现。在充分的文献调研基础上，本文取得了以下成果： 1)根据超高频射频识别EPC 频段射频识别技术应用试行草案，分析了阅读器中频率综合器的技术设计指 标需求。 2)本文系统地分析了△∑小数分频频率综合器的噪声特性，在此基础上给出频 率综合器的环路参数以及各组成模块的技术指标，包括环路带宽、滤波器参 数、电荷泵电流、VCO增益以及分频比等，并通过行为级仿真验证了系统 指标设计的正确性。 3)通过配置噪声传递函数的零、极点位置，设计了一款系数优化的3阶单环混 合反馈结构的△∑调制器，实现了中等频偏处的噪声抑制，同时，AZ调制器 的输出位宽窄，为