纳米集成电路化机械抛光工艺建模与仿真及可制造性设计技术研究.pdfVIP

摘要 集成电路产业无疑是有史以来发展速度最为迅猛的产业之一。随着特征尺寸 的持续不断缩小，集成电路的性能和集成度均以几何速度飞速增长。但集成电路 制造工艺进入纳米时代后，严重的工艺参数偏差导致集成电路性能及成品率的迅 速恶化，可制造性设计和成品率问题已成为纳米集成电路设计的致命性难题，集 成电路设计由此进入可制造性设计与成品率驱动(DFM／DFY)的新时代。 Mechanical 化学机械抛光(CMP：Chemical Polishing)工艺会使互连线及其 层间介质在厚度方向上产生偏差，进一步导致互连线电学参数的偏差，由于互连 线主宰集成电路性能，最终造成电路性能的偏差和不可预测。因此，化学机械抛 光工艺已成为影响集成电路性能和成品率的最主要因素之一。 为解决化学机械抛光工艺所带来的可制造性和成品率问题，一方面，我们需 要建立精确的CMP工艺模型，从而可以更好地理解CMP工艺过程，提高工艺 优化的效率，并为设计者提供准确的厚度偏差信息；另一方面，我们也需要在设 计阶段考虑CMP的可制造性问题，研究基于考虑抛光平整度的版图模式优化技