嵌入式处理器中lb宏单元的设计与优化.pdfVIP

摘 要 ona 高性能系统芯片SoC(System Chip)设计中面临了一个很大的难题：嵌入式处理器(如 ARM7TDMI)的高主频与片外存储器的低读取速度极不相配，很大程度上限制了处理器的效率。目前 Lookaside ManagementUnit)。MMU中的地址转换后备缓冲器TLB(TranslationBuffer)就是完成虚实地 址转换、实现存储保护的关键部件，它是页表Cache，用来保存最近使用的页表项以及它们的访问权限 控制信息。 定制的方法设计并优化了与内核相匹配的TLB宏单元，以期能够提高内核的性能，使其在典型情况下 频率达到100MHz，面积和功耗尽可能小。在充分理解MMU、存储访问原理及地址转换过程的基础上， 通过合理地划分结构和选择参数，设计并实现了TLB宏单元。根据TLB的数据流向和时序特点，设计 相应的状态机以控制TLB正常运作。采用动态电压缩放(Dynamic Voltage 仿真的速度，方便分析和调试。 采用上海中芯国际(SMIC)0．189in 0．448mmX 耗为2．115roW。把该TLB宏单元内嵌于Garfield4Plus SoC内核中进行流片，测试结果表明：常温、内 核电压1．8V条件下，TLB功能完全正确，最高主频大于132MHz。 Abstract of ona a access of Design highperformanceSoC(SystemChip)encountersbigproblem：lowspeed off doesn’tmatchthe ofembedded restrictsthe of memory chip hi曲frequency processorwhichefficiency much．Thesolution istoaddCacheand processorvery widelyadoptedtoday MMU(MemoryManagement theembedded Lookaside MMUisthe unitfor Unit)to system．TLB(TranslationBuffer)in key translating virtualaddressto addressand isa table the physical performingstorageprotection．Itpage Cache，storingpage tableentries usedandtheiraccess controlinformation． recently property TheGarfield4PlusSoCbasedonARMTTDMIis takenasresearch core，which independentlydesigned，is macrocell ARM7TDMIcoreis and fullcustom object．TLB matching designedoptimizedby method, to th