Verilog HDL数字设计教程 作者 贺敬凯 全书 第1章 Verilog HDL数字设计综述.pptVIP

第1章 Verilog HDL数字设计综述 1.1 电子系统设计技术的发展 1.2 数字系统典型设计流程 1.3 HDL语言的发展、特点与应用 1.4 Quartus II概述 1.5 硬件描述语言的发展趋势 1.6 小结 P12 T1、2、3、4 * * 在线教务辅导网： 教材其余课件及动画素材请查阅在线教务辅导网 QQ:349134187 或者直接输入下面地址： 1.1 电子系统设计技术的发展 图1-1 理想的自顶向设计流程 1.2 数字系统典型设计流程 图1-2 用EDA工具设计数字系统的流程 1.2 数字系统典型设计流程 图1-3 FPGA的EDA开发流程 1.2 数字系统典型设计流程 1.设计输入 2.综合 3.布线布局（适配） 4.仿真 5.下载和硬件测试 1.3 HDL语言的发展、特点与应用 常见的2种HDL语言： 1.Verilog HDL 2.VHDL 1.3 HDL语言的发展、特点与应用 图 1-4 Verilog HDL与VHDL建模能力的比较 1.4 Quartus II概述 图1-5 Quartus II设计流程 1.5 硬件描述语言的发展趋势 数字电路速度和复杂性正在迅速地增长，这就要求设计者从更高的抽象层次对电路进行描述。 设计过程中人为参与进行优化的方法（如在RTL描述中嵌入门级描述）经常被设计者采用。 系统级设计采用的另一种技术是采用自上而下的方法的同时，结合自下而上的方法。 IP在EDA技术和开发中越来越重要。 1.6 小结 在本章，我们讨论了以下知识点： 数字系统设计方法包括自顶向下的设计和自下而上的设计，其中自顶向下的设计流程日趋流行。 用EDA工具设计数字系统的流程包括设计输入、功能仿真、逻辑综合、布局布线（适配）、时序仿真、物理实现等几个步骤。 利用EDA技术进行数字系统设计，最后实现的目标主要有以下2种：集成芯片IC、具有特定功能的FPGA。 硬件描述语言HDL是EDA技术的重要组成部分，常见的HDL主要有VHDL、Verilog HDL。 Quartus?II是Altera提供的FPGA/CPLD开发集成环境，Altera是世界最大的可编程逻辑器件供应商之一。Quartus?II在21世纪初推出，是Altera前一代FPGA/CPLD集成开发环境MAX+plus II的更新换代产品，其界面友好，使用便捷。 作业